[发明专利]可编程CMOS信号输出缓冲器

摘要

一种可编程CMOS信号输出缓冲器，属于数模混合电路及信号处理的技术领域，利用数字信号对十二个编程点进行的编程配置，控制信号输出缓冲器的驱动能力以及输出信号的摆率和速度以达到驱动能力和传输速度可调，从而适应各种不同数据传输协议的要求，有支持16种IO数据传输协议、数字信号控制精度高、数据传输速度快、延迟时间短、稳定性高、兼容性强、针脚复用率高、配置使用方便灵活的优点。

主权项

1、一种高速可编程CMOS信号输出缓冲器，其特征在于，由三级模块级联构成，第一级为电平转换模块，有数据输入端口(Data in)、第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)，第一MOS管(M1)、第三MOS管(M3)和第四MOS管(M4)是NMOS管，第MOS管(M2)、第五MOS管(M5)和第六MOS管(M6)是PMOS管，第一MOS管(M1)的栅极、源极、漏极和衬底分别与数据输入端口(Data in)、电路核心电压(Vcore)、P1端和电路核心电压(Vcore)相连，第MOS管(M2)的栅极、源极、漏极和衬底分别与数据输入端口(Data in)、地线、P1端和地相连，第三MOS管(M3)的栅极、源极、漏极和衬底分别与P3端、3.3V供电电压(V33)、P2端和3.3V供电电压(V33)相连，第四MOS管(M4)的栅极、源极、漏极和衬底分别与P2端、3.3V供电电压(V33)、P3端和3.3V供电电压(V33)相连，第五MOS管(M5)的栅极、源极、漏极和衬底分别与数据输入端口(Data in)、地线、P2端和地线相连，第六MOS管(M6)的栅极、源极、漏极和衬底分别与P1端、地线、P3端和地线相连，第二级为预驱动模块，含第七MOS管(M7)、第八MOS管(M8)、第九MOS管(M9)、第十MOS管(M10)，第七MOS管(M7)和第九MOS管(M9)是PMOS管，第八MOS管(M8)和第十MOS管(M10)是NMOS管，第七MOS管(M7)的栅极、源极、漏极和衬底分别与P3端、3.3V供电电压(V33)、P4端和3.3V供电电压(V33)相连，第八MOS管(M8)的栅极、源极、漏极和衬底分别与P3端、地线、P4端和地线相连，第九MOS管(M9)的栅极、源极、漏极和衬底分别与P4端、3.3V供电电压(V33)、P5端和3.3V供电电压(V33)相连，第十MOS管(M10)的栅极、源极、漏极和衬底分别与P4端、地线、P5端和地线相连，第三级为可编程输出模块，含第一数字信号控制端(C1)、第二数字信号控制端(C2)、第三数字信号控制端(C3)、第四数字信号控制端(C4)、第五数字信号控制端(C5)、第六数字信号控制端(C6)、第七数字信号控制端(C7)、第八数字信号控制端(C8)、第九数字信号控制端(C9)、第十数字信号控制端(C10)、第十一数字信号控制端(C11)、第十二数字信号控制端(C12)、第一二输入与非门(NAND1)、第二二输入与非门(NAND2)、第三二输入与非门(NAND3)、第四二输入与非门(NAND4)、第五二输入与非门(NAND5)、第六二输入与非门(NAND6)、第一二输入或非门(NOR1)、第二二输入或非门(NOR2)、第三二输入或非门(NOR3)、第四二输入或非门(NOR4)、第五二输入或非门(NOR5)、第六二输入或非门(NOR6)、第十一MOS管(M11)、第十二MOS管(M12)、第十三MOS管(M13)、第十四MOS管(M14)、第十五MOS管(M15)、第十六MOS管(M16)、第十七MOS管(M17)、第十八MOS管(M18)、第十九MOS管(M19)、第二十MOS管(M20)、第二十一MOS管(M21)、第二十二MOS管(M22)，第十一MOS管(M11)、第十二MOS管(M12)、第十三MOS管(M13)、第十四MOS管(M14)、第十五MOS管(M15)和第十六MOS管(M16)是PMOS管，第十七MOS管(M17)、第十八MOS管(M18)、第十九MOS管(M19)、第二十MOS管(M20)、第二十一MOS管(M21)和第二十二MOS管(M22)是NMOS管，第一二输入与非门(NAND1)的输入端一、输入端二和输出端分别与P5端、第一数字信号控制端(C1)和P6端相连，第二二输入与非门(NAND2)的输入端一、输入端二和输出端分别与P5端、第二数字信号控制端(C2)和P7端相连，第三二输入与非门(NAND3)的输入端一、输入端二和输出端分别与P5端、第三数字信号控制端(C3)和P8端相连，第四二输入与非门(NAND4)的输入端一、输入端二和输出端分别与P5端、第四数字信号控制端(C4)和P9端相连，第五二输入与非门(NAND5)的输入端一、输入端第六二输入与非门(NAND6)的输入端一、输入端二和输出端分别与P5端、第六数字信号控制(C6)和P11端相连，二和输出端分别与P5端、第五数字信号控制端(C5)和P10端相连，第一二输入或非门(NOR1)的输入端一、输入端二和输出端分别与P5端、第七数字信号控制端(C7)和P12端相连，第二二输入或非门(NOR2)的输入端一、输入端二和输出端分别与P5端、第八数字信号控制端(C8)和P13端相连，第三二输入或非门(NOR3)的输入端一、输入端二和输出端分别与P5端、第九数字信号控制端(C9)和P14端相连，第四二输入或非门(NOR4)的输入端一、输入端二和输出端分别与P5端、第十数字信号控制端(C10)和P15端相连，第五二输入或非门(NOR5)的输入端一、输入端二和输出端分别与P5端、第十一数字信号控制端(C11)和P16端相连，第六二输入或非门(NOR6)的输入端一、输入端二和输出端分别与P5端、第十二数字信号控制端(C12)和P17端相连，第十一MOS管(M11)的栅极、源极、漏极和衬底分别与P6端、输出信号供电电压(VCCO)、数据输出端(Data out)和输出信号供电电压(VCCO)相连，第十MOS管(M12)的栅极、源极、漏极和衬底分别与P7端、输出信号供电电压(VCCO)、数据输出端(Data out)和输出信号供电电压(VCCO)相连，第十三MOS管(M13)的栅极、源极、漏极和衬底分别与P8端、输出信号供电电压(VCCO)、数据输出端(Data out)和输出信号供电电压(VCCO)相连，第十四MOS管(M14)的栅极、源极、漏极和衬底分别与P9端、输出信号供电电压(VCCO)、数据输出端(Data out)和输出信号供电电压(VCCO)相连，第十MOS管(M15)的栅极、源极、漏极和衬底分别与P10端、输出信号供电电压(VCCO)、数据输出端(Data out)和输出信号供电电压(VCCO)相连，第十六MOS管(M16)的栅极、源极、漏极和衬底分别与P11端、输出信号供电电压(VCCO)、数据输出端(Data out)和输出信号供电电压(VCCO)相连，第十七MOS管(M17)的栅极、源极、漏极和衬底分别与P12端、地线、数据输出端(Data out)和地线相连，第十八MOS管(M18)的栅极、源极、漏极和衬底分别与P13端、地线、数据输出端(Dataout)和地线相连，第十九MOS管(M19)的栅极、源极、漏极和衬底分别与P14端、地线、数据输出端(Data out)和地线相连，第二十MOS管(M20)的栅极、源极、漏极和衬底分别与P15端、地线、数据输出端(Data out)和地线相连，第二十一MOS管(M21)的栅极、源极、漏极和衬底分别与P16端、地线、数据输出端(Data out)和地线相连，第二十二MOS管(M22)的栅极、源极、漏极和衬底分别与P17端、地线、数据输出端(Data out)和地线相连。