[发明专利]一种基于CTGAL的绝热FIFO电路

摘要

本发明公开了一种基于CTGAL的绝热FIFO电路，主要由存储电路、读/写操作控制电路和空/满标志产生电路组成，特点是读/写操作控制电路包括写地址低位计数器、读地址低位计数器、写地址高位计数器和读地址高位计数器，空/满标志产生电路的满信号和空信号的反信号输出端分别与写地址低位计数器和读地址低位计数器的功率时钟源输入端连接，写地址低位计数器和读地址低位计数器的进位信号输出端分别经过一级CTGAL缓冲器与写地址高位计数器和读地址高位计数器的功率时钟源输入端连接，优点在于不会产生亚稳态现象，不需要对读/写信号进行同步设计，与基于ECRL的绝热FIFO电路相比，本发明的平均功耗节约可达71％。

主权项

1、一种基于CTGAL的绝热FIFO电路，主要由存储电路、读/写操作控制电路和空/满标志产生电路组成，其特征在于所述的存储电路包括成四行四列分布的十六个存储模块，所述的读/写操作控制电路包括写地址低位计数器、读地址低位计数器、写地址高位计数器、读地址高位计数器及写选择电路组和读选择电路组，所述的空/满标志产生电路的满信号的反信号输出端与所述的写地址低位计数器的功率时钟源输入端连接，所述的空/满标志产生电路的空信号的反信号输出端与所述的读地址低位计数器的功率时钟源输入端连接，所述的写地址低位计数器的进位信号输出端经过一级CTGAL缓冲器与所述的写地址高位计数器的功率时钟源输入端连接，所述的读地址低位计数器的进位信号输出端经过一级CTGAL缓冲器与所述的读地址高位计数器的功率时钟源输入端连接，所述的读地址低位计数器通过读地址列译码器后经过一级CTGAL缓冲器与所述的存储电路中的对应的存储模块连接，所述的写地址低位计数器通过写地址列译码器与所述的存储电路中的对应的存储模块连接，所述的读地址高位计数器通过读地址行译码器后经过一级CTGAL缓冲器与所述的存储电路中的对应的存储模块连接，所述的写地址高位计数器通过写地址行译码器与所述的存储电路中的对应的存储模块连接，所述的写选择电路组和所述的读选择电路组分别与所述的存储电路中的对应的存储模块连接，所述的写地址列译码器的输出端经过一级CTGAL缓冲器与所述的写选择电路组的功率时钟源输入端连接，所述的读地址列译码器的输出端经过九级CTGAL缓冲器与所述的读选择电路组的选择信号输入端连接。