[发明专利]结构以及集成电路制造方法有效
| 申请号： | 200810080839.5 | 申请日： | 2008-02-21 |
| 公开（公告）号： | CN101256939A | 公开（公告）日： | 2008-09-03 |
| 发明（设计）人： | C·W·科布格尔三世;古川俊治;D·V·霍拉克;M·C·哈基;J·G·高迪亚罗 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H01L21/00 | 分类号： | H01L21/00;H01L21/02;H01L21/027;H01L21/311;H01L21/82 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 于静;李峥 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种结构和集成电路制造方法。一种用于同时形成多个线宽的方法，其中所述多个线宽中的一个小于采用常规光刻方法可得到的线宽。所述方法包括提供一种结构，所述结构包括记忆层和在所述记忆层的顶上的侧壁图像转移(SIT)层。然后，构图所述SIT层，产生SIT区域。然后，在所述记忆层的定向蚀刻期间使用所述SIT区域作为阻挡掩模产生第一记忆区域。然后，沿参考方向以缩进距离D缩进所述SIT区域的侧壁，产生SIT部分。所述构图包括光刻方法。所述缩进距离D小于与所述光刻方法有关的临界尺寸CD。所述SIT区域包括沿所述参考方向的第一尺寸W2和第二尺寸W3，其中CD＜W2＜2D＜W3。 | ||
| 搜索关键词： | 结构 以及 集成电路 制造 方法 | ||
【主权项】：
1.一种结构制造方法，包括以下步骤：提供一种结构，所述结构包括：(a)记忆层，以及(b)侧壁图像转移(SIT)层，在所述记忆层的顶上；构图所述SIT层，产生SIT区域，其中所述构图包括光刻方法；使用SIT区域作为掩模定向蚀刻所述记忆层，产生第一记忆区域；以及沿参考方向以缩进距离D缩进所述SIT区域的侧壁，产生包括所述侧壁的SIT部分，其中所述缩进距离D小于与所述光刻方法有关的临界尺寸CD，其中所述第一记忆区域包括沿所述参考方向的第一尺寸W2和第二尺寸W3，以及其中CD＜W2＜2D＜W3。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810080839.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
