[发明专利]半导体存储器件及其制造方法

摘要

一种半导体存储器件及其制造方法。SRAM包括：第一和第二MOS晶体管串联的第一CMOS反相器；第三和第四MOS晶体管串联的第二CMOS反相器，其与第一CMOS反相器一起形成触发器电路；和形成在器件隔离区上的多晶硅电阻元件，第一和第三MOS晶体管的每一个形成在第一导电类型的器件区中，并包括在栅电极的侧壁绝缘膜的外侧的第二导电类型漏极区，其具有的深度大于其漏极扩展区的深度，其中形成的源极区比漏极扩展区更深，多晶硅栅电极具有的膜厚度等于多晶硅电阻元件的膜厚度，用相同的掺杂物元素掺杂源极区和多晶硅电阻元件。即使构成SRAM的负载晶体管中的电源接触产生位置偏移，也能避免源极电阻增加，以免出现缺陷。

主权项

1.一种半导体存储器件，包括：半导体衬底；第一CMOS反相器，其包括第一和第二MOS晶体管，所述第一和第二MOS晶体管分别具有彼此不同的沟道导电类型，并且在所述半导体衬底上的第一节点串联连接；第二CMOS反相器，其包括第三和第四MOS晶体管，所述第三和第四MOS晶体管分别具有彼此不同的沟道导电类型，并且在所述半导体衬底上的第二节点串联连接，所述第二CMOS反相器与所述第一CMOS反相器一起形成触发器电路；第一转移晶体管，配置在所述半导体衬底上第一位线与所述第一节点之间，所述第一转移晶体管具有与字线连接的并通过所述字线上的选择信号来驱动的第一栅电极；第二转移晶体管，配置在所述半导体衬底上第二位线与所述第二节点之间，所述第二转移晶体管具有与所述字线连接的并通过所述字线上的选择信号来驱动的第二栅电极；多晶硅电阻元件，其形成在所述半导体衬底上的器件隔离区上；所述第一和第三MOS晶体管的每一个形成在由所述器件隔离区界定在所述半导体衬底中的第一导电类型的器件区中；所述第一和第三MOS晶体管的每一个包括：多晶硅栅电极，经由栅极绝缘膜形成在所述半导体衬底上，并在其各自的侧壁表面承载有栅极侧壁绝缘膜；第二导电类型源极区，形成在所述半导体衬底中的所述多晶硅栅电极的第一侧，使得所述第二导电类型源极区的端部侵入到所述多晶硅栅电极正下方的一部分所述半导体衬底中；第二导电类型漏极扩展区，形成在所述半导体衬底的表面部分中的与所述多晶硅栅电极的所述第一侧相对的第二侧，使得所述第二导电类型漏极扩展区的端部侵入到所述多晶硅栅电极正下方的一部分所述半导体衬底中；以及第二导电类型漏极区，与所述漏极扩展区重叠地形成在所述半导体衬底中的所述第二侧的所述栅极侧壁绝缘膜的外侧，其中所述漏极区的深度大于所述第二导电类型漏极扩展区的深度；其中所述源极区形成为比所述漏极扩展区更深，所述多晶硅栅电极具有的膜厚度等于所述多晶硅电阻元件的膜厚度，所述源极区和所述多晶硅电阻元件掺杂有相同的掺杂物元素。