[发明专利]用于可编程逻辑器件中高速串行接口的与协议无关的自动速率协商有效
| 申请号： | 200810085449.7 | 申请日： | 2008-03-17 |
| 公开（公告）号： | CN101267204A | 公开（公告）日： | 2008-09-17 |
| 发明（设计）人： | A·尚;W·翁;S·舒马拉耶夫 | 申请（专利权）人： | 阿尔特拉公司 |
| 主分类号： | H03K19/173 | 分类号： | H03K19/173;H03K19/177;H03K19/0175;H04L7/00 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 赵蓉民 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 可编程逻辑器件中用于高速串行接口的自动速率协商逻辑确定单位转换(即从“0”到“1”到“0”或从“1”到“0”到“1”的数据转换)的多次出现是否发生在高速串行接口的数据信道上的预定时间间隔内。所述间隔优选被选成使得单位转换的多次出现意味着所述数据信道运行在全速率模式下。所述速率协商逻辑可能与接口中的时钟数据恢复电路共享相位检测器。所述相位检测器可能是具体适于检测单位转换的开关式相位检测器。 | ||
| 搜索关键词： | 用于 可编程 逻辑 器件 高速 串行 接口 协议 无关 自动 速率 协商 | ||
【主权项】：
1.一种用于确定以时钟速率运行的可编程逻辑器件串行接口信道中数据速率的方法，所述方法包括：监控所述信道是否出现单位转换；和在预定持续时间内检测到复数数量的所述单位转换时，断定所述数据速率基本是所述时钟速率的倍数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于阿尔特拉公司，未经阿尔特拉公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810085449.7/，转载请声明来源钻瓜专利网。
