[发明专利]内埋式芯片封装结构及其制作方法无效
| 申请号： | 200810086149.0 | 申请日： | 2008-03-17 |
| 公开（公告）号： | CN101241901A | 公开（公告）日： | 2008-08-13 |
| 发明（设计）人： | 陈国华;欧英德;府玠辰 | 申请（专利权）人： | 日月光半导体制造股份有限公司 |
| 主分类号： | H01L23/538 | 分类号： | H01L23/538;H01L23/48;H01L21/60 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 汤保平 |
| 地址： | 台湾省*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种内埋式芯片封装结构，包括一核心层、一第一增层线路结构以及一第二增层线路结构。核心层具有相对应的一第一表面以及一第二表面，且包括一第一介电层、一导线架、一芯片、一第一信号层以及一第二信号层。芯片配置于该导线架上，且与导线架电性连接。此芯片及导线架是内埋于第一介电层中。第一信号层配置于第一介电层的一上表面，且与导线架电性连接。第二信号层配置于第一介电层的一下表面，且与导线架电性连接。第一增层线路结构及第二增层线路结构分别配置于核心层的第一表面与第二表面上。 | ||
| 搜索关键词： | 内埋式 芯片 封装 结构 及其 制作方法 | ||
【主权项】：
1、一种内埋式芯片封装结构，其特征在于，包括：一核心层，具有相对应的一第一表面以及一第二表面，包括：一第一介电层；一导线架；一芯片，配置于该导线架上，且与该导线架电性连接，其中该芯片及该导线架是内埋于该第一介电层中；一第一信号层，配置于该第一介电层的一上表面，且与该导线架电性连接；以及一第二信号层，配置于该第一介电层的一下表面，且与该导线架电性连接；一第一增层线路结构，位于该第一表面上，该第一增层线路结构具有一第二介电层以及一第一表层线路层，且该第一表层线路层与该第一信号层电性连接；以及一第二增层线路结构，位于该第二表面上，该第二增层线路结构具有一第三介电层以及一第二表层线路层，且该第二表层线路层与该第二信号层电性连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司，未经日月光半导体制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810086149.0/，转载请声明来源钻瓜专利网。
- 上一篇：三唑并吡啶化合物、组合物及其使用方法
- 下一篇：羧甲基哌啶衍生物
