[发明专利]电子器件及电子器件的制造方法无效
申请号: | 200810091207.9 | 申请日: | 2008-04-21 |
公开(公告)号: | CN101316484A | 公开(公告)日: | 2008-12-03 |
发明(设计)人: | 田中久雄;下浦盛一 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | H05K3/40 | 分类号: | H05K3/40;H05K3/36;H05K3/34;H05K1/11;G11B5/48 |
代理公司: | 隆天国际知识产权代理有限公司 | 代理人: | 张龙哺 |
地址: | 日本神奈*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种电子器件及其制造方法。在预涂覆有焊料凸点的FPC端子导体与具有金镀层的悬架端子导体相对的状态下,在悬架端子导体压靠焊料凸点时,通过加热片进行加热与熔融,以便在不使用熔剂的情况下通过焊接使FPC端子导体与悬架端子导体相接合。在悬架端子导体中,凹部、切口等形成为焊点观察窗口,通过所述焊点观察窗口可以从外侧经由绝缘层视觉检验由该焊料凸点形成的焊点状态。 | ||
搜索关键词: | 电子器件 制造 方法 | ||
【主权项】:
1.一种电子器件,包括:第一端子单元,其具有:多个第一端子导体,设置在第一绝缘层上;覆盖层,其涂覆于所述第一端子导体的表面的两端;以及焊料凸点,其预涂覆于所述第一端子导体的露出面;第二端子单元,其具有:多个第二端子导体,所述第二端子导体设置在第二绝缘层上以与所述第一端子导体相对;和金镀层,其镀在所述第二端子导体的表面上;以及焊点结构,其中,在所述第二端子单元的第二端子导体与所述第一端子单元的第一端子导体相对的状态下,在所述第一端子导体压靠所述焊料凸点时进行加热与熔融,以便在不使用熔剂的情况下通过焊接使所述第一端子导体与第二端子导体相接合,其中在所述第二端子导体上设置焊点观察窗口,通过所述焊点观察窗口,能够从外侧经由所述第二绝缘层视觉检验由所述焊料凸点形成的焊点状态。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200810091207.9/,转载请声明来源钻瓜专利网。
- 上一篇:对全异数据存储的远程读写访问
- 下一篇:用于瓷砖锯的具有轴承的导轨