[发明专利]具有多晶粒并排配置的半导体组件封装结构及其方法

摘要

本发明提供一种具有晶粒容纳通孔及连接通孔结构的半导体组件封装，包含一具有晶粒容纳通孔、连接通孔结构及第一接触垫的基底。一具有第一连接垫的第一晶粒及一具有第二连接垫的第二晶粒分别配置于晶粒容纳通孔内。一第一黏着材料形成于第一晶粒及第二晶粒下，而第二粘着材料填满于第一晶粒及晶粒容纳通孔侧壁的间隙内，以及第二晶粒及晶粒容纳通孔侧壁的间隙内。更进一步，形成接合线(bonding wires)以耦合第一连接垫与第一接触垫，以及耦合第二连接垫与第一接触垫。一介电层形成于接合线、第一晶粒、第二晶粒以及基底上。第二接触垫形成于基底的下表面以及连接通孔结构下。

主权项

1、一种半导体组件封装结构，包含：一具有晶粒容纳通孔及连接通孔结构的基底；第一接触垫形成于该基底的上表面及第二接触垫形成于该基底的下表面，其中该第二接触垫形成于该下表面的边缘区域；一具有第一连接垫的第一晶粒及一具有第二连接垫的第二晶粒分别配置于该晶粒容纳通孔内；一接合电路形成于该上表面用以耦合互接垫及该第一接触垫，该互接垫形成于该第一晶粒与该第二晶粒之间及该第二晶粒的侧边；一第一黏着材料形成于该第一晶粒及该第二晶粒下；一第二黏着材料填满于该第一晶粒与该基底的该晶粒容纳通孔侧壁的间隙内，及填满于第二晶粒与该基底的该晶粒容纳通孔侧壁的间隙内；接合线耦合该第一连接垫与该第一接触垫，及耦合该第二连接垫与该第一接触垫；且一介电层形成于该接合线、该第一晶粒、该第二晶粒及该基底上。