[发明专利]提高同步数字体系虚级联延时补偿缓存效率的方法及装置有效
| 申请号： | 200810118624.8 | 申请日： | 2008-08-20 |
| 公开（公告）号： | CN101656586A | 公开（公告）日： | 2010-02-24 |
| 发明（设计）人： | 冯景斌 | 申请（专利权）人： | 中兴通讯股份有限公司 |
| 主分类号： | H04J3/16 | 分类号： | H04J3/16 |
| 代理公司： | 北京银龙知识产权代理有限公司 | 代理人： | 许 静 |
| 地址： | 518057广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种提高同步数字体系虚级联延时补偿缓存效率的方法及装置，属于通信技术领域，该方法包括：将至少四个虚容器VC分别映射在同步动态随机存储器SDRAM的四个存储库Bank中；将同步动态随机存储器SDRAM写请求分别写入VC的写请求先进先出FIFO寄存器中；将同步动态随机存储器SDRAM读请求分别写入VC的读请求先进先出FIFO寄存器中；轮询VC的写请求FIFO寄存器和轮询VC的读请求FIFO寄存器，减少SDRAM操作的无用开销，从而提高了SDH虚级联延时补偿缓存的效率。 | ||
| 搜索关键词： | 提高 同步 数字 体系 级联 延时 补偿 缓存 效率 方法 装置 | ||
【主权项】：
1.一种提高同步数字体系虚级联延时补偿缓存效率的方法，其特征在于，所述方法包括：将至少四个虚容器VC分别映射在同步动态随机存储器SDRAM的四个存储库Bank中；将同步动态随机存储器SDRAM写请求分别写入VC的写请求先进先出FIFO寄存器中；将同步动态随机存储器SDRAM读请求分别写入VC的读请求先进先出FIFO寄存器中；轮询所述VC的写请求FIFO寄存器和轮询所述VC的读请求FIFO寄存器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司，未经中兴通讯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810118624.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种在即时通信工具中检测网络的方法
- 下一篇：密钥管理系统和方法
