[发明专利]低功耗内容可定址记忆体架构

摘要

本发明涉及一种低功耗内容可定址记忆体(CAM)架构。其中，CAM阵列之匹配线被分段成预搜寻部与主搜寻部。发出搜寻命令后，即在匹配线之预搜寻部上进行预搜寻作业。若预搜寻结果为匹配，则在匹配线之主搜寻部上接著进行主搜寻。若预搜寻结果为失配，则使主搜寻失效，因此匹配线之主搜寻部上没有功耗散。预搜寻与主搜寻作业可为管线式处理，以维持高产出量与最低潜候期。其中亦使用一匹配线感测电路侦测匹配线预搜寻及主搜寻部上的电流，以进一步降低功耗。匹配线系与感测电路之感测节点解耦，以便达成更高的感测速度与改进的感测裕度，同时使用模拟匹配线产生定时控制信号，以闩锁匹配线感测电路之输出。各匹配线最初先预充电至一以接地电势代表的落空状况，然后再加速预充电至一低于VDD的预设电压电势位准，以克服收尾之寄生电流，并使匹配线之电压摆幅减至最小，以节省电力。

主权项

1.一种内容可定址记忆体阵列，其包括：一匹配线，分段成多数匹配线区段，所述多数匹配线区段在一预充电阶段中预充电至表示落空状况的电压电平；以及第一匹配线感测电路，在一感测阶段中侦测第一匹配线区段上的电平来确定命中或落空状况，当侦测到落空状况时，所述第一匹配线感测电路禁止第二匹配线区段操作。