[发明专利]用于双端口SRAM应用的可编程控制块有效
| 申请号： | 200810131375.6 | 申请日： | 2008-08-11 |
| 公开（公告）号： | CN101364432A | 公开（公告）日： | 2009-02-11 |
| 发明（设计）人： | C·C·张 | 申请（专利权）人： | 阿尔特拉公司 |
| 主分类号： | G11C7/22 | 分类号： | G11C7/22;G11C11/413 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 赵蓉民 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及用于双端口SRAM应用的可编程控制块。一种双端口静态随机存取存储器(SRAM)包含沿着用来完成读操作、写操作或先读后写操作的多个信号的路径布置的大量可编程延迟元件。至少一个可编程延迟元件控制在触发读/写使能(启用)信号的一对时钟信号之间的时序裕量。第二可编程延迟元件粗略地调整与虚拟位线相关联的第一信号的延迟。第三可编程延迟元件精细地调整与虚拟位线相关联的第二信号的延迟。第四可编程延迟元件控制用于复位读/写使能信号的信号的延迟。在读操作期间，第二信号的电压电平被用作激活感应放大器的指示器。在写操作期间，第二信号的电压电平被用来控制写周期。 | ||
| 搜索关键词： | 用于 端口 sram 应用 可编程 控制 | ||
【主权项】：
1.一种存储器器件，其包括：适合相对于第一时钟信号延迟第二时钟信号的第一多个延迟元件，所述第二时钟信号起触发存储器存取操作的作用；适合改变延迟的第二多个延迟元件，与所述存储器器件的虚拟位线相关联的信号线根据所述延迟响应存储在相关联的虚拟存储器单元中的数据；以及适合于当所述信号线的电压达到第一数值时被激活以执行读操作的感应放大器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于阿尔特拉公司，未经阿尔特拉公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810131375.6/，转载请声明来源钻瓜专利网。
