[发明专利]减小上电峰值电流的多芯片封装有效

专利信息
申请号: 200810131691.3 申请日: 2008-07-23
公开(公告)号: CN101354907A 公开(公告)日: 2009-01-28
发明(设计)人: 姜相求 申请(专利权)人: 三星电子株式会社
主分类号: G11C7/10 分类号: G11C7/10;G11C5/06
代理公司: 北京市柳沈律师事务所 代理人: 邵亚丽
地址: 韩国*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请公开了减小上电峰值电流的多芯片封装。在一种具有多个存储芯片的多芯片封装中,每个存储芯片包括:存储e-fuse数据的存储单元阵列、响应于读取信号而对所述e-fuse数据执行读取操作的读出控制电路、接收第一控制信号的第一内部焊盘、响应于所述第一控制信号来生成用于定义所述读取操作的读取周期的读取信号并生成跟随所述读取周期的第二控制信号的读出控制器,以及从所述读出控制器接收所述第二控制信号的第二内部焊盘,其中,所述多个存储芯片串行连接,并且所述多个存储芯片中的每一个存储芯片中相应的读出控制电路和读出控制器进行合作以实现对所述多个存储芯片的e-fuse数据的顺序读取。
搜索关键词: 减小 峰值 电流 芯片 封装
【主权项】:
1.一种多芯片封装,包括:多个存储芯片,每个存储芯片包括:存储单元阵列,存储e-fuse数据,读出控制电路,响应于读取信号而对所述e-fuse数据执行读取操作,第一内部焊盘,接收第一控制信号,读出控制器,响应于所述第一控制信号来生成用于定义所述读取操作的读取周期的读取信号,并生成跟随所述读取周期的第二控制信号,以及第二内部焊盘,从所述读出控制器接收所述第二控制信号;其中,所述多个存储芯片串行连接,并且所述多个存储芯片中的每一个存储芯片中相应的读出控制电路和读出控制器进行合作以实现对所述多个存储芯片的e-fuse数据的顺序读取。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200810131691.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top