[发明专利]半导体集成电路装置的制造方法有效

专利信息
申请号: 200810134716.5 申请日: 2008-07-23
公开(公告)号: CN101359586A 公开(公告)日: 2009-02-04
发明(设计)人: 藤井一行;花崎稔;川原田元;滝正和;津田睦 申请(专利权)人: 株式会社瑞萨科技
主分类号: H01L21/00 分类号: H01L21/00;C23C16/44
代理公司: 北京律盟知识产权代理有限责任公司 代理人: 刘国伟
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 由于远程等离子体清洁与成膜时不同,並非适合于等离子体激发的条件,因此局部地激发等离子体本身就比较困难,而且,在使用光的方法中,存在着检测窗模糊这一CVD工艺中不可避免的问题,因而并不适合于量产步骤。用来解决这些问题的本案发明的概要是一种反复进行下述步骤的半导体集成电路装置的制造方法,即:在反应室内使用等离子体来激发反应气体以堆积所需的膜的步骤;以及向该反应室内导入在远程等离子体激发室内经过激发的清洁气体而在非等离子体激发环境下对该反应室进行远程等离子体清洁的步骤,其中,通过电容耦合型的等离子体激发系统,于反应室或用来进行反应室的排气的真空系统内生成局部等离子体,并对该等离子体的电气特性进行监控,以此检测出远程等离子体清洁的终点。
搜索关键词: 半导体 集成电路 装置 制造 方法
【主权项】:
1.一种半导体集成电路装置的制造方法,其特征在于包含以下步骤:(a)向具有第1等离子体激发系统的等离子体CVD装置的晶片处理室内导入第1晶片;(b)针对导入到所述晶片处理室内的所述第1晶片,通过所述第1等离子体激发系统来进行等离子体激发,以此执行等离子体CVD处理;(c)在所述步骤(b)之后,将所述第1晶片从所述晶片处理室内排出到外部;(d)在所述步骤(c)之后,对所述晶片处理室执行远程等离子体清洁;(e)向执行了所述远程等离子体清洁的所述晶片处理室内导入第2晶片;以及(f)针对导入到所述晶片处理室内的所述第2晶片,通过所述第1等离子体激发系统来进行等离子体激发,以此执行所述等离子体CVD处理,这里,所述步骤(d)包含以下的下位步骤:(d1)于设置在所述晶片处理室之外的远程等离子体产生室中,通过第2等离子体激发系统对清洁气体进行等离子体激发,并将经过激发的所述清洁气体移送到所述晶片处理室内;(d2)通过电容耦合型的第3等离子体激发系统,对所述清洁气体进行等离子体激发,以此使所述晶片处理室内或用来对所述晶片处理室进行排气的真空排气系统内生成局部等离子体;(d3)对所述局部等离子体的电气特性进行监控,以此检测出所述远程等离子体清洁的终点;以及(d4)根据所述下位步骤(d3)的结果,使所述远程等离子体清洁终止。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200810134716.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top