[发明专利]堆叠式集成电路与其制造方法有效
| 申请号： | 200810135550.9 | 申请日： | 2008-09-03 |
| 公开（公告）号： | CN101527300A | 公开（公告）日： | 2009-09-09 |
| 发明（设计）人： | 余振华;邱文智;吴文进 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L25/00 | 分类号： | H01L25/00;H01L25/065;H01L23/48;H01L21/60 |
| 代理公司： | 北京中原华和知识产权代理有限责任公司 | 代理人： | 寿 宁;张华辉 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明是有关于一种堆叠式集成电路与其制造方法，位于堆叠式集成电路芯片或晶圆间的焊垫保护层的形成，其中焊垫保护层在形成晶圆焊垫的整合制程中被形成。焊垫保护层可避免暴露出的焊垫材料在开放空气或其他恶劣环境中被氧化和腐蚀。藉由提供焊垫保护层于暴露出的焊垫材料上，具有三维堆叠芯片结构的集成电路的产品可靠度预期有相当大的改善。 | ||
| 搜索关键词： | 堆叠 集成电路 与其 制造 方法 | ||
【主权项】：
1.一种堆叠式集成电路，其特征在于其至少包括：一第一半导体芯片，具有一正面和一背面，其中该第一半导体芯片至少包括一第一元件；一第一绝缘层，位于该第一半导体芯片的该正面上；一第一焊垫，设置于该第一绝缘层上，并分别电性连接至该第一元件，其中每一该第一焊垫具有一黏接表面和一周围表面；一第二半导体芯片，其中该第二半导体芯片在该第一焊垫的该黏接表面之处黏接至该第一半导体芯片；以及一保护层，位于每一该第一焊垫的该周围表面上，其中每一该第一焊垫位于该第一绝缘层和该第二半导体芯片之间的一间隔中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810135550.9/，转载请声明来源钻瓜专利网。
- 上一篇：电池保护IC芯片模块
- 下一篇：可变阻抗材料
- 同类专利
- 专利分类
