[发明专利]半导体存储装置无效
| 申请号： | 200810145808.3 | 申请日： | 2008-08-06 |
| 公开（公告）号： | CN101364427A | 公开（公告）日： | 2009-02-11 |
| 发明（设计）人： | 新田忠司 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10 |
| 代理公司： | 北京德琦知识产权代理有限公司 | 代理人： | 罗正云;王诚华 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体存储装置，能够自动调整时钟信号和数据信号的时序。时序调整接口(102)的被延迟输入信号锁存电路群(106)根据从输入时钟生成的时延各不相同的5个延迟时钟(CLK0～4)，锁存对输入信号进行延迟的被延迟输入信号(SIG)并输出锁存信号(DATA0～4)，由此根据从寄存器(122)输出的寄存器信号(GATE0～4)，上述被延迟输入信号锁存电路群(106)得到控制。上述锁存信号(DATA0～4)输入到OR电路(153)，逻辑和作为确定输入信号(DATA)输出。 | ||
| 搜索关键词： | 半导体 存储 装置 | ||
【主权项】：
1、一种半导体存储装置，与时钟同步地输入输出数据信号，其特征在于，该半导体存储装置包括：输入信号延迟电路，用于对输入信号进行延迟，输出延迟的被延迟输入信号；延迟时钟生成电路，用于使输入时钟延迟互不相同的多种时延，生成多个延迟时钟；多个被延迟输入信号保持电路，用于根据所述多个延迟时钟分别保持所述被延迟输入信号；输入信号获取时序判定电路，用于根据所述被延迟输入信号保持电路中保持的多个保持信号，输出判定信号，该判定信号表示应获取被延迟输入信号的时序；和保持信号选择器电路，用于将所述多个保持信号汇集成一个信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810145808.3/，转载请声明来源钻瓜专利网。
- 上一篇：存储器控制电路及其方法
- 下一篇：一种制备聚偏氟乙烯多孔膜的方法
