[发明专利]可减少芯片电源电压降的集成电路封装方法及电路装置无效

专利信息
申请号: 200810148804.0 申请日: 2008-09-12
公开(公告)号: CN101673689A 公开(公告)日: 2010-03-17
发明(设计)人: 杨智安;张明忠 申请(专利权)人: 晨星软件研发(深圳)有限公司;晨星半导体股份有限公司
主分类号: H01L21/50 分类号: H01L21/50;H01L21/60;H01L21/52;H01L23/488;H01L23/02
代理公司: 北京市浩天知识产权代理事务所 代理人: 刘云贵
地址: 518057广东省深圳市高*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种减少芯片电源电压降的集成电路封装方法及电路装置,可以消除电源电压降,进而提升系统稳定度,并降低生产成本。集成电路封装方法包含形成导线架,包含芯片托盘及复数个引脚;将芯片固定于芯片托盘上,并将芯片的复数个讯号接收及输出端耦接于该复数个引脚;形成电源传输单元,电源传输单元耦接于电源;将芯片的复数个逻辑闸单元的电源接收端耦接于电源传输单元;以及形成壳体,用以包覆芯片、导线架及电源传输单元。
搜索关键词: 减少 芯片 电源 电压 集成电路 封装 方法 电路 装置
【主权项】:
1.一种可减少芯片电源电压降的集成电路封装方法,其特征在于,它包含有:形成一导线架,该导线架包含一芯片托盘及复数个引脚;将该芯片固定于该芯片托盘上,并将该芯片的复数个讯号接收及输出端耦接于该复数个引脚;形成一电源传输单元,该电源传输单元可耦接于一电源;将该芯片的复数个逻辑闸单元的电源接收端耦接于该电源传输单元;以及形成一壳体,用以包覆该芯片、该导线架及该电源传输单元。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于晨星软件研发(深圳)有限公司;晨星半导体股份有限公司,未经晨星软件研发(深圳)有限公司;晨星半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200810148804.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code