[发明专利]半导体器件的制造方法无效
| 申请号： | 200810168690.6 | 申请日： | 2008-01-11 |
| 公开（公告）号： | CN101369524A | 公开（公告）日： | 2009-02-18 |
| 发明（设计）人： | 今井彰;筱原正昭 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | H01L21/00 | 分类号： | H01L21/00;H01L21/027;G03F1/14;G03F7/20 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 郭放 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件的制造方法。由于在有源区域图案的角处生成圆形，配置在有源图案上的栅极图案面积发生变化，由此产生晶体管特性变化的问题。本发明中的、在同一层中包含形成外角的拐角部的邻接的2边图案和密集配置的周期性图案的半导体器件的制造方法，包括下述工序：(a)用具有第1掩模图案的第1掩模，对对应于包含分割上述2边图案的第1边的第1分割图案和间隔上述周期性图案的第1间隔图案的区域进行曝光；(b)用具有第2掩模图案的第2掩模，对对应于包含分割上述2边图案的第2边的第2分割图案和间隔上述周期性图案的第2间隔图案的区域进行曝光。 | ||
| 搜索关键词： | 半导体器件 制造 方法 | ||
【主权项】：
1.一种半导体器件的制造方法，其特征在于：上述半导体器件，在同一层中包含：邻接间隔比较宽的非密集配置的孤立图案和邻接间隔比较狭小的密集配置的周期性图案；上述孤立图案包含形成小于180度的外角的拐角部的邻接的第1、第2边；该半导体器件的制造方法，包括下述工序：(a)用具有第1掩模图案的第1掩模，对对应于包含分割上述孤立图案的上述第1边的第1分割图案和间隔上述周期性图案的第1间隔图案的区域进行曝光；(b)用具有第2掩模图案的第2掩模，对对应于包含分割上述孤立图案的上述第2边的第2分割图案和间隔上述周期性图案的第2间隔图案的区域进行曝光。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810168690.6/，转载请声明来源钻瓜专利网。
- 上一篇：无线通信系统
- 下一篇：密码处理装置和密码处理方法、以及计算机程序
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
