[发明专利]电路结构及其形成方法有效
| 申请号： | 200810171192.7 | 申请日： | 2008-10-22 |
| 公开（公告）号： | CN101599473A | 公开（公告）日： | 2009-12-09 |
| 发明（设计）人： | 李久康;郑创仁;蔡尚颖;吴汀淏;陈相甫 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/485 | 分类号： | H01L23/485;H01L23/50;H01L27/02;H01L21/60 |
| 代理公司： | 北京中原华和知识产权代理有限责任公司 | 代理人： | 寿 宁;张华辉 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明是有关于一种电路结构及其形成方法，其包含一基板；一第一非晶硅层，位于所述基板上；一第一粘着层，位于所述第一非晶硅层上于且邻接于所述第一非晶硅层；以及一第二非晶硅层，位于所述第一粘着层上于且邻接于所述第一粘着层。本发明由于接线柱由非晶硅组成，因此所产生的接线柱的图案化相对简单，即使这些接线柱可能具有很大的高度。藉由在非晶硅层间形成粘着层，可增加非晶硅接线柱的高度而不会产生缺陷。该有利特征包含了改善非晶硅接线柱的品质、以及降低形成多个具有不同高度的非晶硅接线柱的复杂性。另外，更提供一种电路结构的形成方法。 | ||
| 搜索关键词： | 电路 结构 及其 形成 方法 | ||
【主权项】：
1、一种电路结构，其特征在于其包含：一基板；一第一非晶硅层，位于该基板上；一第一粘着层，位于该第一非晶硅层上且邻接于该第一非晶硅层；以及一第二非晶硅层，位于该第一粘着层上且邻接于该第一粘着层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810171192.7/，转载请声明来源钻瓜专利网。
- 上一篇：用于高压设备的静电放电保护构图
- 下一篇：组装电子元件的设备
