[发明专利]防止晶片处理工艺期间沟槽MOSFET的栅氧化损坏的方法有效
| 申请号： | 200810176769.3 | 申请日： | 2008-11-18 |
| 公开（公告）号： | CN101447453A | 公开（公告）日： | 2009-06-03 |
| 发明（设计）人： | 潘梦瑜;何增谊;陈开宇 | 申请（专利权）人： | 万国半导体股份有限公司 |
| 主分类号： | H01L21/822 | 分类号： | H01L21/822;H01L27/06 |
| 代理公司： | 上海申汇专利代理有限公司 | 代理人： | 白璧华;翁若莹 |
| 地址： | 百慕大哈密尔*** | 国省代码： | 百慕大群岛;BM |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于在沟槽MOSFET器件的顶部增设ESD保护模块时在晶片处理工艺期间防止沟槽MOSFET的栅氧化损坏的方法和器件结构。该ESD保护模块具有低温氧化(LTO)底层，该底层的图案化工艺被发现会引起栅氧化损坏。该方法包括：a)在晶片上制造若干沟槽MOSFET；b)在晶片的顶部增设能防止LTO图案化工艺损坏栅氧化的Si3N4绝缘层；c)在Si3N4绝缘层的顶部增设若干ESD保护模块；和d)移除Si3N4绝缘层的不位于ESD保护模块下方的部分。在一个实施例中，氢氟酸被用作图案化LTO的第一刻蚀剂，而热磷酸被用作移除部分Si3N4绝缘层的第二刻蚀剂。 | ||
| 搜索关键词： | 防止 晶片 处理 工艺 期间 沟槽 mosfet 氧化 损坏 方法 | ||
【主权项】：
1. 一种在沟槽MOSFET器件的顶部增设静电放电ESD保护模块时在晶片处理工艺期间防止沟槽MOSFET的栅氧化损坏的方法，所述ESD保护模块具有一个底层，该底层的图案化工艺被认为会引起对沟槽MOSFET的栅氧化的损坏，其特征在于，该方法包括：a)提供具有制造于其上的若干沟槽MOSFET的晶片；b)在晶片的顶部增设绝缘层，该绝缘层能防止底层图案化工艺损坏沟槽MOSFET的栅氧化；c)在该绝缘层上增设并图案化ESD保护模块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于万国半导体股份有限公司，未经万国半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810176769.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
