[发明专利]在双数据速率存储系统中使用数据加扰来抑制电源噪声

摘要

本发明的实施例总体上涉及在双数据速率存储系统中使用数据加扰来抑制电源噪声的系统、方法和装置。在一些实施例中，集成电路包括用于将数据发送到一个或多个存储设备的发送数据通路。该发送数据通路可以包括并行产生彼此不相关的N个伪随机输出的加扰逻辑。将输出数据和伪随机输出输入到XOR逻辑。该发送数据通路对基本上具有白色频谱的XOR逻辑的输出进行发送。描述了其它实施例并要求其权利。

主权项

1、一种集成电路，包括：发送数据通路，其用于将数据发送到一个或多个存储设备，所述发送数据通路包括：加扰逻辑，其用于并行产生彼此不相关的N个伪随机输出，XOR逻辑，其具有作为第一输入的所述加扰逻辑的所述N个伪随机输出并且具有作为第二输入的M个数据位，所述XOR逻辑并行输出M个加扰位，以及与所述XOR逻辑耦合的发送器，所述发送器经由存储器互连将所述M个加扰位发送到所述一个或多个存储设备，其中所述M个加扰位基本上具有伪随机模式。