[发明专利]半导体芯片封装及其制造方法无效
| 申请号： | 200810188828.9 | 申请日： | 2008-12-26 |
| 公开（公告）号： | CN101471311A | 公开（公告）日： | 2009-07-01 |
| 发明（设计）人： | 李来赫 | 申请（专利权）人： | 东部高科股份有限公司 |
| 主分类号： | H01L23/485 | 分类号： | H01L23/485;H01L21/60 |
| 代理公司： | 北京康信知识产权代理有限责任公司 | 代理人： | 李丙林;张 英 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体芯片封装及其制造方法包括：在衬底上方顺序形成上部介电层图案和下部介电层图案，以暴露在下面的金属线，以便下部介电层图案与金属线重叠，在下部介电层图案上方布置焊球并且焊球接触下部介电层图案，以便焊球不接触金属线，以及然后通过在下部介电层图案上执行刻蚀工艺，将焊球布置在金属线上方的接触位置中。因此，在芯片的衬垫上不会出现裂纹，从而就不会有在端子中产生短路现象的顾虑。 | ||
| 搜索关键词： | 半导体 芯片 封装 及其 制造 方法 | ||
【主权项】：
1. 一种半导体芯片封装，包括：芯片衬垫，包括衬底；金属线，形成于所述衬底中；多层介电层图案，形成于所述衬底上方以暴露所述金属线，所述多层介电层图案包括第一介电层图案和第二介电层图案，所述第一介电层图案形成在所述金属线上方并与所述金属线重叠，所述第二介电层图案形成在所述第一介电层图案上方，其中，形成的与所述金属线重叠的所述第一介电层图案的边缘部分具有弧形横截面；以及焊球，布置在所述第一介电层图案的所述边缘部分以接触所述金属线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东部高科股份有限公司，未经东部高科股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810188828.9/，转载请声明来源钻瓜专利网。
- 上一篇：太阳能电池及太阳能电池的制造方法
- 下一篇：图像传感器的制造方法
