[实用新型]不需通过打线即可达成电性连接的半导体芯片封装结构

摘要

一种不需通过打线即可达成电性连接的半导体芯片封装结构，包括：封装单元、至少一个半导体芯片、至少一个第一绝缘层、多个第一导电层、至少一个第二绝缘层及多个第二导电层。封装单元具有至少一个容置槽。半导体芯片容置于容置槽内，半导体芯片的上表面具有多个导电焊盘。第一绝缘层形成于上述多个导电焊盘之间，以使得上述多个导电焊盘彼此绝缘。上述多个第一导电层形成于第一绝缘层上，每一个第一导电层的一端电性连接于相对应的导电焊盘。第二绝缘层形成于上述多个第一导电层之间，以使得上述多个第一导电层彼此绝缘。上述多个第二导电层分别形成于上述多个第一导电层的另一相反端上。本实用新型可省略打线并避免因打线发生电性接触不良。

主权项

1、一种不需通过打线即能达成电性连接的半导体芯片封装结构，其特征在于包括：封装单元，其具有至少一个容置槽；至少一个半导体芯片，其容置于该至少一个容置槽内，并且该至少一个半导体芯片的上表面具有多个导电焊盘；第一绝缘单元，其具有至少一个形成于所述多个导电焊盘之间的第一绝缘层，以使得所述多个导电焊盘彼此绝缘，其中该第一绝缘层形成于该封装单元及该至少一个半导体芯片上；第一导电单元，其具有多个形成于该至少一个第一绝缘层上的第一导电层，并且每一个第一导电层的一端电性连接于相对应的导电焊盘；第二绝缘单元，其具有至少一个形成于所述多个第一导电层之间的第二绝缘层，以使得所述多个第一导电层彼此绝缘，其中所述多个第二绝缘层覆盖于所述多个第一导电层上；以及第二导电单元，其具有多个形成于所述多个第一导电层的另一相反端上的第二导电层，其中所述多个第二绝缘层形成于所述多个第二导电层之间。