[发明专利]短沟道低电压、中间电压和高电压CMOS装置

摘要

低电压、中间电压和高电压CMOS装置具有：上部缓冲层，其具有与源极和漏极相同的导电性类型，且在所述源极和漏极以及栅极下延伸但不经过所述栅极的中部；以及下部块缓冲层，其具有与所述上部缓冲层相反的导电性类型，且从所述上部缓冲层下延伸经过所述栅极的所述中部，从而在所述栅极下形成所述两个块缓冲层的重叠。可使用两个遮蔽层来针对NMOS和PMOS FET两者植入所述上部缓冲层和所述下部块缓冲层。对于中间电压和高电压装置，所述上部缓冲层连同所述下部块缓冲层一起提供resurf区。

主权项

1.一种N沟道MOSFET(NMOS)，其包括：a)P-外延层，其位于衬底上；b)源极和漏极，其形成于所述外延层中，且位于栅极的相对侧上，所述栅极位于栅极上，所述栅极位于所述外延层上；c)第一N型上部缓冲层，其从所述源极下横向延伸到所述外延层的顶部表面处的所述栅极的离所述源极最近的第一边缘与所述栅极的中部之间的位置；d)第二N型上部缓冲层，其从所述漏极下横向延伸到所述外延层的顶部表面处的所述栅极的离所述漏极最近的第二边缘与所述栅极的所述中部之间的位置；e)第一P型下部块层，其从所述第一N型缓冲层下横向延伸到所述外延层的所述顶部表面处的所述栅极下比到所述源极更靠近所述漏极的位置；以及f)第二P型下部块层，其从所述第二N型缓冲层下横向延伸到所述外延层的所述顶部表面处的所述栅极下比到所述漏极更靠近所述源极的位置，所述第一和第二P型块层在所述栅极下的区中彼此上覆。