[发明专利]外部输入输出信号与DRAM更新信号的再同步化方法及其电路无效
| 申请号： | 200880126508.9 | 申请日： | 2008-10-20 |
| 公开（公告）号： | CN101939790A | 公开（公告）日： | 2011-01-05 |
| 发明（设计）人： | 田中晋介;妹尾大吾 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | G11C11/406 | 分类号： | G11C11/406;G06F12/00;G11C29/02 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 汪惠民 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 为了使外部输入输出信号与DRAM更新发布定时同步化，在利用更新计时器(102)确定DRAM更新发布的定时的LSI中，采用能够由CPU(101)以任意的定时控制更新计时器(102)的值的电路结构。或者，采用能够利用外部端子以任意的定时控制更新计时器(102)的值的电路结构、或不利用更新计时器(102)而能够从外部端子直接控制更新发布定时的电路结构。 | ||
| 搜索关键词： | 外部 输入输出 信号 dram 更新 同步 方法 及其 电路 | ||
【主权项】：
一种半导体电路，具有：DRAM；CPU，其从所述DRAM取得命令进行动作；DRAM控制器，其用于按照来自所述CPU的访问信号发布DRAM访问指令，并且定期发布DRAM更新指令；和多个外部端子；其特征在于，通过进行所述多个外部端子中的几个输入输出信号与所述DRAM更新指令的再同步化，使所述CPU多次执行所述DRAM上的相同内容的命令时的命令执行时间每次为相同的长度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200880126508.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种冲水阀膜片及其固定组件
- 下一篇：一种组合式漏水器
