[发明专利]配线电路基板及其制造方法有效
| 申请号： | 200910000493.8 | 申请日： | 2009-02-05 |
| 公开（公告）号： | CN101504836A | 公开（公告）日： | 2009-08-12 |
| 发明（设计）人： | 本上满;内藤俊树;龟井胜利 | 申请（专利权）人： | 日东电工株式会社 |
| 主分类号： | G11B5/48 | 分类号： | G11B5/48;H05K1/02 |
| 代理公司： | 北京尚诚知识产权代理有限公司 | 代理人： | 龙 淳 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供配线电路基板及其制造方法。在悬架主体部上形成第一绝缘层，在第一绝缘层上形成写入用配线图案。在第一绝缘层上以覆盖配线图案的方式形成第二绝缘层。以覆盖配线图案的上方的方式在第二绝缘层上形成接地层。并且，在第二绝缘层上以覆盖接地层的方式形成第三绝缘层。在第三绝缘层上形成读取用配线图案。在第三绝缘层上以覆盖配线图案的方式形成第四绝缘层。 | ||
| 搜索关键词： | 配线电 路基 及其 制造 方法 | ||
【主权项】：
1. 一种配线电路基板，其包括：第一绝缘层；在所述第一绝缘层上隔开间隔地形成的第一和第二配线图案；以覆盖所述第一和第二配线图案的方式在所述第一绝缘层上形成的第二绝缘层；以覆盖所述第一和第二配线图案的上方的方式在所述第二绝缘层上形成的金属层；在所述第二绝缘层上以覆盖所述金属层的方式形成的第三绝缘层；在所述第三绝缘层上形成的第三和第四配线图案；以及以覆盖所述第三和第四配线图案的方式在所述第三绝缘层上形成的第四绝缘层，其中，所述第一和第二配线图案构成第一信号线路对，所述第三和第四配线图案构成第二信号线路对。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日东电工株式会社，未经日东电工株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910000493.8/，转载请声明来源钻瓜专利网。
