[发明专利]使用穿通电极制备堆叠封装的方法无效
| 申请号： | 200910003382.2 | 申请日： | 2009-01-22 |
| 公开（公告）号： | CN101499464A | 公开（公告）日： | 2009-08-05 |
| 发明（设计）人： | 韩权焕;朴昌濬;金圣哲;金圣敏;崔亨硕;李荷娜 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L25/04 | 分类号： | H01L25/04;H01L21/60;H01L21/56 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 张 波 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种制备晶片级堆叠封装的方法，包括步骤：背面研磨包括多个第一半导体芯片的晶片的下表面；将支承构件附着到被背面研磨的晶片的下表面；将一个或更多单独的第二半导体芯片堆叠到被背面研磨的晶片的各第一半导体芯片上；形成第一穿通电极以电连接所堆叠的第一半导体芯片和第二半导体芯片；将第三半导体芯片附着到所堆叠的第二半导体芯片中的最上面的芯片，该第三半导体芯片具有电连接到第一穿通电极的第二穿通电极和连接到该第二穿通电极的重配置线；将外部连接端子连接到该第三半导体芯片的重配置线；以及切割其上堆叠第二和第三半导体芯片的晶片级的第一半导体芯片以用于芯片级半导体封装。 | ||
| 搜索关键词： | 使用 通电 制备 堆叠 封装 方法 | ||
【主权项】：
1. 一种制备晶片级堆叠封装的方法，包括步骤：背面研磨包括多个第一半导体芯片的晶片的下表面，该第一半导体芯片为晶片级；将支承构件附着到被背面研磨的晶片的下表面；将一个或更多单独的第二半导体芯片堆叠到对应的第一半导体芯片上；形成第一穿通电极以将该第一半导体芯片电连接到对应的一个或更多第二半导体芯片；将第三半导体芯片附着到所堆叠的第二半导体芯片中的各个最上面的芯片，该第三半导体芯片具有电连接到第一穿通电极的第二穿通电极和电连接到该第二穿通电极的重配置线；将外部连接端子连接到该第三半导体芯片的重配置线；以及切割其上堆叠对应的第二和第三半导体芯片的晶片级的第一半导体芯片，使得该第一半导体芯片处于芯片级。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910003382.2/，转载请声明来源钻瓜专利网。
- 上一篇：半导体发光元件
- 下一篇：一种用于视力保健的复方叶黄素微囊及其制备方法
- 同类专利
- 专利分类
