[发明专利]一种半导体浅沟槽隔离方法有效
申请号: | 200910031686.X | 申请日: | 2009-06-23 |
公开(公告)号: | CN101930940A | 公开(公告)日: | 2010-12-29 |
发明(设计)人: | 马擎天;许宗能;朱旋;肖玉洁 | 申请(专利权)人: | 无锡华润上华半导体有限公司;无锡华润上华科技有限公司 |
主分类号: | H01L21/76 | 分类号: | H01L21/76;H01L21/764;H01L21/762;H01L21/822;H01L21/8238 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 214061 江苏省无*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明揭示一种半导体制造过程中器件隔离的方法,其包括如下步骤:提供一硅衬底,在硅衬底表面沉积垫氧化层和垫氮化硅层;蚀刻垫氧化层、垫氮化硅层及硅衬底,在硅衬底上形成沟槽;在沟槽的内壁及底面形成一层衬氧化层;在沟槽内的衬氧化层表面形成一层衬氮化硅层;利用高密度等离子化学气相沉积工艺在硅衬底表面沉积氧化硅层;移除垫氮化硅层及垫氧化层;对衬氮化硅进行蚀刻使有源区与高密度等离子区之间形成一个空洞。本发明的方法由于在衬氧化层上又形成了一层衬氮化硅层,可以防止等离子体对有源区边角的损伤,避免出现硼聚集现象,以及阻止缺角的形成,并减轻高密度等离子体对硅衬底的应力。 | ||
搜索关键词: | 一种 半导体 沟槽 隔离 方法 | ||
【主权项】:
一种半导体浅沟槽隔离方法,其包括如下步骤:提供一硅衬底,在硅衬底表面沉积垫氧化层和垫氮化硅层;蚀刻垫氧化层、垫氮化硅层及硅衬底,在硅衬底上形成沟槽;在沟槽的内壁及底面形成一层衬氧化层;利用高密度等离子化学气相沉积工艺在硅衬底表面沉积氧化硅层;移除垫氮化硅层及垫氧化层;其特征在于:其还包括在沉积高密度等离子体之前还包括在沟槽内的衬氧化层表面形成一层衬氮化硅层的步骤,以及在移除垫氮化硅及垫氧化层之后对衬氮化硅进行蚀刻使有源区与高密度等离子区之间形成一个空洞的步骤。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡华润上华半导体有限公司;无锡华润上华科技有限公司,未经无锡华润上华半导体有限公司;无锡华润上华科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910031686.X/,转载请声明来源钻瓜专利网。
- 上一篇:一种金属积层板及其制备方法及采用该金属积层板的电池
- 下一篇:连续变压器
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造