[发明专利]一种VDMOS及其制造方法有效
| 申请号： | 200910045704.X | 申请日： | 2009-01-23 |
| 公开（公告）号： | CN101789376A | 公开（公告）日： | 2010-07-28 |
| 发明（设计）人： | 三重野文健;季明华 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/265;H01L21/31;H01L29/78;H01L29/08 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 李丽 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种VDMOS及其制造方法，其中VDMOS包括，位于半导体衬底中的基底层与掺杂层，位于掺杂层上的栅极区；所述基底层包括位于栅极区两侧的漏极区；所述掺杂层包括位于漏极区上并贯穿掺杂层的导电插塞、位于栅极区两侧的隔离阱、位于隔离阱内的源极区。本发明不需要采用造价高昂的掩埋漏极区和外延层技术，降低了制造成本。 | ||
| 搜索关键词： | 一种 vdmos 及其 制造 方法 | ||
【主权项】：
一种VDMOS制造方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底内形成位于基底层上的掺杂层；在所述掺杂层上形成栅极区；在所述掺杂层形成位于栅极区两侧的隔离阱；在所述隔离阱形成源极区；在所述掺杂层形成暴露出基底层的开口；在所述开口内形成隔离侧墙；沿开口在所述基底层形成漏极区；在所述开口内填充导电物质，形成导电插塞。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910045704.X/，转载请声明来源钻瓜专利网。
- 上一篇：U盘结构及其封装方法
- 下一篇：提高表面性能的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
