[发明专利]一种集成电路可靠性分析方法和装置

摘要

本发明涉及一种集成电路可靠性分析方法和装置，该分析方法建立了同时考虑NBTI效应和工艺参数扰动的单元电路延时老化随机分析基准模型，提出了缩放函数以及等效老化时间概念来快速从基准模型求解单元电路在实际工作环境下的延时统计分布，提出了一种电路的预裁剪过程，降低了可靠性分析的复杂度。本发明的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和处理器。本发明同时考虑了工艺参数扰动、NBTI效应和电路工作环境对可靠性的影响，利用缩放函数、等效老化时间及预裁剪技术可以有效降低可靠性分析的复杂度，实现对超大规模集成电路考虑工艺偏差的可靠性的快速分析。

主权项

一种集成电路可靠性分析方法，考虑工艺参数扰动和反向偏置温度不稳定性NBTI效应影响，其步骤如下：步骤1：读取集成电路网表；同时考虑工艺参数扰动和NBTI作用，建立单元电路延时老化随机分析基准模型；步骤2：读取需要分析统计时延分布的时间点；读取电路工作时经历的各个工作环境数据以及在各个工作环境的工作时间长度；所述工作环境数据包括工作温度及占空比；步骤3：根据电路网表建立用于电路时序分析的电路图，对电路图进行一次快速裁剪，删除不关键的路径；步骤4：针对电路工作指定时间所经历的各个输入端信号占空比情况，对电路进行逻辑仿真，得到在各个输入端信号占空比情况下电路中每一个单元电路输入端的信号占空比数据；步骤5：对于每一个单元电路，将单元电路工作时经历的多个工作环境的老化时间等效为在单一工作环境下的等效老化时间；所述多个工作环境包括工作温度和输入端信号占空比；步骤6：对于每一个单元电路，根据等效老化时间所对应的单一工作环境下的工作温度和信号占空比，使用缩放函数对单元电路的老化基准模型进行缩放，得到器件在等效的单一工作环境下，工作等效老化时间后的统计延时模型，并表示成工艺参数的随机正交多项式展开形式；步骤7：使用统计静态时序分析方法对整个电路进行分析得到电路在所关心的时间点上的统计延时分布。