[发明专利]一种GaAs HBT超高速时钟分配电路无效
| 申请号： | 200910091963.6 | 申请日： | 2009-09-02 |
| 公开（公告）号： | CN102006049A | 公开（公告）日： | 2011-04-06 |
| 发明（设计）人： | 刘新宇;陈高鹏;吴旦昱;金智;武锦 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H03K19/003 | 分类号： | H03K19/003 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 周国城 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种GaAs HBT超高速时钟分配电路，包括：时钟预驱动器，用于对输入的正弦差分时钟信号CLK_P和CLK_N进行缓冲放大，并输出给第二级时钟驱动器；第二级时钟驱动器，在电路中的具体数目与其所要驱动的负载数目有关，用于将时钟预驱动器的输出信号C1_P和C1_N进行再次缓冲放大，并输出给时钟路径传输线；时钟路径传输线，作为时钟信号传播路径，用于将第二级时钟驱动器输出的时钟信号C2_P、C2_N和C3_P、C3_N传输到负载；时钟路径传输线上的串联电阻及端接阻容网络，用于提高整个超高电路中时钟信号的完整性。利用本发明，提供了完好的时钟信号完整性。 | ||
| 搜索关键词： | 一种 gaas hbt 超高速 时钟 分配 电路 | ||
【主权项】：
一种GaAs HBT超高速时钟分配电路，其特征在于，该电路包括：时钟预驱动器、第二级时钟驱动器、时钟路径传输线，和时钟路径传输线上的串联电阻及端接阻容网络，其中：时钟预驱动器，用于对输入的正弦差分时钟信号CLK_P和CLK_N进行缓冲放大，并输出给第二级时钟驱动器；第二级时钟驱动器，在电路中的具体数目与其所要驱动的负载数目有关，用于将时钟预驱动器的输出信号C1_P和C1_N进行再次缓冲放大，并输出给时钟路径传输线；时钟路径传输线，作为时钟信号传播路径，用于将第二级时钟驱动器输出的时钟信号C2_P、C2_N和C3_P、C3_N传输到负载；时钟路径传输线上的串联电阻及端接阻容网络，用于提高整个超高电路中时钟信号的完整性。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910091963.6/，转载请声明来源钻瓜专利网。
