[发明专利]CPU与FPGA间高速间接存取装置和方法无效
| 申请号： | 200910092520.9 | 申请日： | 2009-09-17 |
| 公开（公告）号： | CN101692214A | 公开（公告）日： | 2010-04-07 |
| 发明（设计）人： | 胡亚平;黄文南;孙昊 | 申请（专利权）人： | 中国电子科技集团公司第四十一研究所 |
| 主分类号： | G06F13/20 | 分类号： | G06F13/20;G06F13/24 |
| 代理公司： | 北京君伍时代知识产权代理事务所(普通合伙) 11346 | 代理人： | 朱登河 |
| 地址： | 233000 *** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种CPU与FPGA间高速间接存取装置和方法。所述存取装置包括：DPRAM组，其包括至少一个适于与所述FPGA的寄存器组以及所述CPU相连并与所述FPGA的寄存器组以及所述CPU进行数据交换的DPRAMCPU读写电路，其与所述DPRAM组及所述CPU相连接，用于控制所述DPRAM组与所述CPU之间的数据交换；以及硬件读写电路，其与所述DPRAM组及所述寄存器组相连接，用于控制所述DPRAM组与所述寄存器组之间的数据交换。由此，提供了一种新的存取装置来实现高速与高效的存取。 | ||
| 搜索关键词： | cpu fpga 高速 间接 存取 装置 方法 | ||
【主权项】：
一种存取装置，其用于实现CPU与FPGA的寄存器组之间的存取，其特征在于，包括：DPRAM组，其包括至少一个适于与所述FPGA的寄存器组以及所述CPU相连并与所述FPGA的寄存器组以及所述CPU进行数据交换的DPRAM；CPU读写电路，其与所述DPRAM组及所述CPU相连接，用于控制所述DPRAM组与所述CPU之间的数据交换；以及硬件读写电路，其与所述DPRAM组及所述寄存器组相连接，用于控制所述DPRAM组与所述寄存器组之间的数据交换。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第四十一研究所，未经中国电子科技集团公司第四十一研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910092520.9/，转载请声明来源钻瓜专利网。
