[发明专利]集成电路结构的形成方法有效
| 申请号： | 200910133199.4 | 申请日： | 2009-04-17 |
| 公开（公告）号： | CN101582390A | 公开（公告）日： | 2009-11-18 |
| 发明（设计）人： | 吴明园;郑光茗;叶炅翰;庄学理;梁孟松 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L21/31;H01L21/3105;H01L21/768 |
| 代理公司： | 隆天国际知识产权代理有限公司 | 代理人： | 姜 燕;陈 晨 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种集成电路结构的形成方法，该方法包括下列步骤：提供一半导体基底；形成多个图案化元件于半导体基底上，其中图案化元件之间具有沟槽；以第一填沟材料填入该沟槽，其中第一填沟材料具有第一上表面，其高于图案化元件的上表面；进行第一平坦化以降低第一填沟材料的第一上表面，直到露出图案化元件的上表面；沉积第二填沟材料，其中第二填沟材料具有第二上表面，其高于图案化元件的上表面；以及，进行第二平坦化以降低第二填沟材料的第二上表面，直到露出图案化元件的上表面。本发明的方法可明显降低，甚至完全消除碟化效应与空洞。 | ||
| 搜索关键词： | 集成电路 结构 形成 方法 | ||
【主权项】：
1.一种集成电路结构的形成方法，包括下列步骤：提供一半导体基底；形成多个图案化元件于该半导体基底上，其中所述多个图案化元件之间具有沟槽；以第一填沟材料填入该沟槽，其中该第一填沟材料具有第一上表面，其高于所述多个图案化元件的上表面；进行第一平坦化以降低该第一填沟材料的第一上表面，直到露出所述多个图案化元件的上表面；沉积第二填沟材料，其中该第二填沟材料具有第二上表面，其高于所述多个图案化元件的上表面；以及进行第二平坦化以降低该第二填沟材料的第二上表面，直到露出所述多个图案化元件的上表面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910133199.4/，转载请声明来源钻瓜专利网。
- 上一篇：板件间的连接装置
- 下一篇：金属门多锁连动锁栓结构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
