[发明专利]制造非易失性存储器件的方法有效
| 申请号： | 200910148990.2 | 申请日： | 2009-06-16 |
| 公开（公告）号： | CN101667559A | 公开（公告）日： | 2010-03-10 |
| 发明（设计）人： | 朴靖雨;郑镇基;洪权;朴基善 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/8247 | 分类号： | H01L21/8247;H01L21/28;H01L21/311 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 刘继富;顾晋伟 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种制造非易失性半导体器件的方法。所述方法包括：在衬底上形成第一硬掩模层；蚀刻第一硬掩模层和衬底以形成在第一方向上彼此平行延伸的多个隔离沟槽；在隔离沟槽中掩埋介电层以形成隔离层；在其中形成隔离层的所得结构上形成多个浮置栅极掩模图案，所述浮置栅极掩模图案在与第一方向交叉的第二方向上彼此平行延伸；通过使用浮置栅极掩模图案作为蚀刻阻挡来蚀刻第一硬掩模层，以形成多个岛形浮置栅电极沟槽；和在浮置栅电极沟槽中掩埋导电层以形成多个岛形浮置栅电极。 | ||
| 搜索关键词： | 制造 非易失性存储器 方法 | ||
【主权项】：
1.一种制造非易失性存储器件的方法，所述方法包括：在衬底上形成第一硬掩模层；蚀刻所述第一硬掩模层和所述衬底，以形成在第一方向上彼此平行延伸的多个隔离沟槽；在所述多个隔离沟槽中掩埋绝缘层以形成隔离层；在其中形成所述隔离层的第一所得结构上，形成在与所述第一方向相交的第二方向上彼此平行延伸的多个浮置栅极掩模图案；通过使用所述多个浮置栅极掩模图案作为蚀刻阻挡，蚀刻所述第一硬掩模层以形成多个岛形浮置栅电极沟槽；和在所述多个岛形浮置栅电极沟槽中掩埋导电层，以形成多个岛形浮置栅电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910148990.2/，转载请声明来源钻瓜专利网。
- 上一篇：天冬酰胺和蛋白质增强的玉米植物和种子
- 下一篇：两面热打印感应
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
