[发明专利]资源复用的浮点SIMD指令的执行装置

摘要

一种资源复用的浮点SIMD指令的执行装置，包括尾数取补码电路、指数相减电路、尾数对阶移位电路、尾数相加电路、尾数和舍入操作电路和结果封装电路；还包括SIMD逻辑运算指令；在各个具体执行电路中，SIMD逻辑运算指令的低路操作数和高路操作数均复用双精度浮点数的运算的硬件资源。本发明提供一种能够加快单精度浮点运算的执行速度的资源复用的浮点SIMD指令的执行装置。

主权项

一种资源复用的浮点SIMD指令的执行装置，该执行装置包括：尾数取补码电路，用于将操作数尾数取补码，统一加减法运算逻辑，包括双精度浮点数的取补加法器，单精度指令复用双精度浮点数的取补加法器的低路；指数相减电路，用于得到两组操作数的指数差和大小关系，为尾数对阶移位电路准备控制信号，包括指数相减加法器，所述指数相减加法器分为高路和低路，单精度指令复用指数相减加法器的低路；尾数对阶移位电路，用于选择较小的操作数尾数进行对阶移位，使得浮点加减法的两个操作数指数相等，提供尾数相加电路的输入数据，包括双精度浮点数的尾数对阶移位器，所述尾数对阶移位器包括高路的尾数对阶小移位器和低路的尾数对阶小移位器，单精度指令复用低路的尾数对阶小移位器，尾数相加电路，用于完成两个操作数尾数的相加，得到补码表示的尾数和，为舍入操作做准备，包括双精度尾数相加加法器，单精度指令复用所述双精度尾数相加加法器的低路；尾数和舍入操作电路，用于完成浮点加减法的舍入操作，包括双精度舍入加法器，单精度指令复用所述双精度舍入加法器；结果封装电路，用于对尾数和和指数进行规格化调整，将运算结果表示成规格化的浮点形式，包括双精度尾数和规格化调整的大移位器，所述大移位器包括低路规格化小移位器和高路规格化小移位器，单精度指令复用低路规格化小移位器；还包括指数规格化调整加法器，所述指数规格化调整加法器包括低路指数规格化加法器和高路指数规格化加法器，单精度指令复用低路指数规格化加法器；其特征在于：所述执行装置还包括SIMD逻辑运算指令；在所述尾数取补码电路中，SIMD逻辑运算指令的低路操作数的尾数取补码操作复用双精度浮点数的取补加法器的低路，SIMD逻辑运算指令的高路操作数的尾数取补码操作复用双精度浮点数的取补加法器的高路；在所述指数相减电路中，SIMD逻辑运算指令的低路操作数的指数相减操作复用双精度浮点数的指数相减加法器的低路，SIMD逻辑运算指令的高路操作数的指数相减操作复用双精度浮点数的指数相减加法器的高路；在所述尾数对阶移位电路中，SIMD逻辑运算指令的低路操作数的尾数对阶移位操作复用双精度浮点数的尾数对阶移位器低路的小尾数对阶移位器，SIMD逻辑运算指令的高路操作数的尾数对阶移位操作复用双精度浮点数的数相减加法器高路的小尾数对阶移位器；在所述尾数相加电路中，SIMD逻辑运算指令的低路操作数的尾数相加操作复用双精度浮点数的尾数相加加法器的低路，SIMD逻辑运算指令的高路操作数的尾数相加操作复用双精度浮点数的尾数相加加法器的高路；在所述尾数和舍入操作电路中，SIMD逻辑运算指令的低路操作数的尾数和舍入操作复用双精度舍入加法器的低路，SIMD逻辑运算指令的高路操作数的尾数和舍入操作复用双精度舍入加法器的高路；在所述结果封装电路中，SIMD逻辑运算指令的低路操作数的对尾数和进行规格化调整操作复用低路小规格化移位器，SIMD逻辑运算指令的高路操作数的对尾数和进行规格化调整操作复用高路小规格化移位器；SIMD逻辑运算指令的低路操作数的对指数进行规格化调整操作复用低路规格化加法器，SIMD逻辑运算指令的高路操作数的对指数进行规格化调整操作复用高路规格化加法器。