[发明专利]非易失性半导体存储电路

摘要

提供的是通过串联恒流电路(1)和非易失性存储单元(2)并且设置其之间的连接点为输出端而能够改进数据保持特性并且减小其的面积的非易失性半导体存储电路，以从而使在读取模式或保持模式中在处于写入状态的非易失性存储单元(2)中写入成为可能。非易失性半导体存储电路包括：用于数据读取和保持的电源和用于数据重写的独立提供的电源；以及输出和用于数据重写的电源之间的晶体管(3)，其中当数据被重写时晶体管(3)进入导通状态。

主权项

1.一种非易失性半导体存储电路，包括：非易失性存储单元，其采用其中阈值电压为低的擦除状态和其中阈值电压为高的写入状态中之一以从而存储数据；与所述非易失性存储单元串联的恒流电路；以及所述非易失性存储单元和所述恒流电路之间的连接点，其设置成输出端；其中，在读取模式和保持模式中，其中电压施加到所述非易失性存储单元，其满足下列关系：IWRITE＜ICONST＜IERASE，其中流过处于所述擦除状态的所述非易失性存储单元的饱和电流用IERASE表示，流过处于所述写入状态的所述非易失性存储单元的饱和电流用IWRITE表示，并且从所述恒流电路提供的恒定电流用ICONST表示。