[发明专利]UMOS器件及其形成方法无效
| 申请号： | 200910199226.8 | 申请日： | 2009-11-20 |
| 公开（公告）号： | CN102074477A | 公开（公告）日： | 2011-05-25 |
| 发明（设计）人： | 陈德艳;郑大燮 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 李丽 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种UMOS器件及其形成方法，其中UMOS器件形成方法包括：提供衬底，所述衬底为n+型衬底；在所述衬底表面形成n外延层；在所述n外延层内形成位于所述n外延层表面侧的p阱；在所述n外延层和p阱内形成贯穿所述n外延层且位于p阱内的沟槽；在所述沟槽底部和沟槽侧壁以及部分p阱与所述沟槽侧壁相邻的表面形成栅介质层；在所述栅介质层表面形成栅电极层且所述栅电极层填充所述沟槽；在p阱内形成源极区和体区，所述源极区与栅介质层相邻。本发明提供的制造方法形成的UMOS沟道区足够宽，能够避免工作时UMOS器件的源极区和漏极区的耗尽区重叠导致UMOS器件失效现象出现。 | ||
| 搜索关键词： | umos 器件 及其 形成 方法 | ||
【主权项】：
一种UMOS器件形成方法，其特征在于，包括：提供衬底，所述衬底为n+型衬底；在所述衬底表面形成n外延层；在所述n外延层内形成位于所述n外延层表面侧的p阱；在所述n外延层和p阱内形成贯穿所述n外延层且位于p阱内的沟槽；在所述沟槽底部和沟槽侧壁以及部分p阱与所述沟槽侧壁相邻的表面形成栅介质层；在所述栅介质层表面形成栅电极层且所述栅电极层填充所述沟槽；在p阱内形成源极区和体区，所述源极区与栅介质层相邻。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910199226.8/，转载请声明来源钻瓜专利网。
- 上一篇：肢体外伤冲洗床
- 下一篇：船舶位置运动试验平台
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
