[发明专利]基于FPGA的LVDS接口电路和数据传输方法无效
| 申请号： | 200910200874.0 | 申请日： | 2009-12-21 |
| 公开（公告）号： | CN102104375A | 公开（公告）日： | 2011-06-22 |
| 发明（设计）人： | 李优杏;何虎刚 | 申请（专利权）人： | 上海贝尔股份有限公司 |
| 主分类号： | H03K19/0175 | 分类号： | H03K19/0175 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 王波波 |
| 地址： | 201206 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种基于FPGA的低电压差分信号传输接口电路，包括：字节组合器，用于将输入的多路低速并行数据转换成一路高速并行数据作为输出；时钟比特添加器，向所述一路高速并行数据添加时钟比特；低电压差分信号传输接口，将添加时钟比特之后的并行数据转换为串行数据进行发送；以及锁相环，用于向低电压差分信号传输接口提供时钟信号。本发明还提供了一种低电压差分信号传输方法。本发明能够高效和稳定地接收高速数据，并减小训练时间和简化时钟的设计方案。 | ||
| 搜索关键词： | 基于 fpga lvds 接口 电路 数据传输 方法 | ||
【主权项】：
一种基于FPGA的低电压差分信号传输接口电路，包括：字节组合器，用于将输入的多路低速并行数据转换成一路高速并行数据作为输出；时钟比特添加器，向所述一路高速并行数据添加时钟比特；低电压差分信号传输接口，将添加时钟比特之后的并行数据转换为串行数据进行发送；以及锁相环，用于向低电压差分信号传输接口提供时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海贝尔股份有限公司，未经上海贝尔股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910200874.0/，转载请声明来源钻瓜专利网。
