[发明专利]堆叠集成电路半导体晶粒的形成方法

摘要

本发明是有关于一种堆叠集成电路半导体晶粒的形成方法，是在集成电路晶粒或晶圆上形成穿硅介层窗(through-silicon vias；TSVs)，其中穿硅介层窗形成在金属化制程前的整合制程中。可制造具有增加的高宽比的穿硅介层窗，而更深入地延伸在晶圆基板中。此方法大致上可降低在晶圆背面研磨制程中过度薄化晶圆基板的风险，其中此晶圆背面研磨制程一般是用来露出及产生穿硅介层窗的电性连接。藉由提供更深的穿硅介层窗与接合垫，个别晶圆与晶粒可直接结合在穿硅介层窗与另一个晶圆上的接合垫之间。

主权项

一种堆叠集成电路半导体晶粒的形成方法，其特征在于其包括以下步骤：形成一个或多个凹槽于一第一半导体晶圆中；以一导体材料填满该或该些凹槽，以形成一个或多个穿硅介层窗于该第一半导体晶圆中；形成一个或多个接合接触于该第一半导体晶圆的一正面上；贴附该第一半导体晶圆的该正面至一载体，并暴露出该第一半导体晶圆的一背面；薄化该第一半导体晶圆的该背面直到该或该些穿硅介层窗暴露出且稍微突出于该第一半导体晶圆的该背面；以及对齐及接合该或该些穿硅介层窗与一第二半导体晶粒或晶圆上的一个或多个接合表面上的一个或多个接合接触。