[发明专利]半导体集成电路和时钟同步控制方法无效
| 申请号： | 200910208332.8 | 申请日： | 2009-11-10 |
| 公开（公告）号： | CN101741372A | 公开（公告）日： | 2010-06-16 |
| 发明（设计）人： | 菅野雄介;佐圆真;小松成亘;小野内雅文 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | H03K19/00 | 分类号： | H03K19/00;G06F1/12 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体集成电路和时钟同步化控制方法，能够以低成本且高精度地对DVFS控制对象电路区域抑制该区域在电源电压变更工作中的工作性能劣化。如下这样的时钟同步化控制中，进行工作，使得在变更第一电路的电源电压的过程中也能使比较的两个时钟的相位落入设计值内，该时钟同步化控制为：在对将时钟传输到使用第一电源电压(VDDA)进行工作的第一电路(FVA)的路径与将时钟传输到使用第二电源电压(VDDB)进行工作的第二电路(NFVA)的路径之间的时钟进行时钟延迟调整时，在VDDA和VDDB为相同电压时，用不含有相位调整用的延迟元件的路径分配向FVA分配的时钟，在降低FVA区域的电源电压时，暂时以错开1周期～2周期的相位将向FVA区域分配的时钟分配于FVA区域，并使双方的时钟(CKAF、CKBF)同步化。 | ||
| 搜索关键词： | 半导体 集成电路 时钟 同步 控制 方法 | ||
【主权项】：
一种半导体集成电路，其特征在于，包括：使用由电源供给LSI供给的第一电源电压来进行工作的第一电路；使用第二电源电压来进行工作的第二电路；生成时钟信号的时钟生成电路；将由上述时钟生成电路生成的时钟传输到上述第一电路和上述第二电路的时钟树；具有用于在上述时钟树上进行向上述第一电路传输时钟的路径与向上述第二电路传输时钟的路径之间的时钟延迟调整来使双方的时钟同步的多个延迟级的时钟同步电路；以及向上述电源供给LSI通知上述第一电源电压的变更控制的控制电路，且实施以下控制：根据电压和工艺条件，将可变控制上述第一电源电压时的电压变更速度通知给上述电源供给LSI，使在上述电压变更速度中变更上述第一电路的电压时提供给上述第一电路的时钟和提供给上述第二电路的时钟的相位相一致。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910208332.8/，转载请声明来源钻瓜专利网。
