[发明专利]芯片及其静电放电保护元件

摘要

本发明实施例公开了一种静电放电保护元件，包括P型掺杂区、N型掺杂区、第一P+掺杂区、第一～第三N+掺杂区。N型掺杂区位于P型掺杂区中。第一P+掺杂区位于N型掺杂区中，用以电连接一焊垫。第一N+掺杂区位于P型掺杂区与N型掺杂区之间，且第一N+掺杂区的一部份位于N型掺杂区中，剩余部分则位于P型掺杂区中。第二、第三N+掺杂区位于P型掺杂区中，且位于N型掺杂区之外，且分别电连接第一、第二电源轨线。其中第二N+掺杂区位于第一N+掺杂区与第三N+掺杂区之间。本发明实施例也揭示一种具有上述静电放电保护元件的芯片。本发明实施例所述的静电放电保护元件，可有效提高静电放电保护元件的保持电压，避免闩锁效应。

主权项

一种静电放电保护元件，其特征在于，所述的静电放电保护元件包括：一P型掺杂区；一N型掺杂区，位于所述P型掺杂区中；一第一P+掺杂区，位于所述N型掺杂区，用以电连接一焊垫；一第一N+掺杂区，位于所述P型掺杂区与所述N型掺杂区之间，且所述第一N+掺杂区的一部份位于所述N型掺杂区中，剩余部分则位于所述P型掺杂区中；一第二N+掺杂区，位于所述P型掺杂区中，且位于所述N型掺杂区之外，所述第二N+掺杂区电连接一第一电源轨线；以及一第三N+掺杂区，位于所述P型掺杂区中，且位于所述N型掺杂区之外，所述第三N+掺杂区电连接一第二电源轨线，其中所述第二N+掺杂区位于所述第一N+掺杂区与所述第三N+掺杂区之间。