[发明专利]一种混合数制加法器

摘要

一种混合数制加法器主要由多个四位混合加法器单元构成，每个混合加法器单元包括一个输入数据选通器、一个操作数a数据锁存控制器、一个操作数b数据锁存控制器、一个四位加法器、一个数制进位合成器、一个数值溢出判断器、一个数制规格化器和一个混合数制四位运算结果选通器。本发明可实现单拍的二进制运算和三拍的BCD码表示的十进制数运算，采用硬件方法可实现不同数制的运算，避免了软件数制转换，提高了混合数制的运算效率，该混合数制加法器计算位数可根据计算需求进行灵活的扩展，该加法器结构简单，面积小，功耗低，便于在芯片上实现，实用性强。

主权项

一种混合数制加法器，其特征在于：由n个四位混合加法器单元构成，每个混合加法器单元包括输入数据选通器、操作数a数据锁存控制器、操作数b数据锁存控制器、四位加法器、数制进位合成器、数值溢出判断器、数制规格化器、混合数制四位运算结果选通器，四位操作数a和四位操作数b分别接入输入数据选通器的数据输入端，输入数据选通器在数制控制信号和执行周期计数控制信号的控制下对输入的四位操作数a和四位操作数b进行选通，输入数据选通器的选通结果传输至操作数a数据锁存控制器的输入端和操作数b数据锁存控制器的输入端，操作数a数据锁存控制器和操作数b数据锁存控制器在数制控制信号和执行周期计数控制信号的控制下对选通的四位操作数a和四位操作数b进行锁存，操作数a数据锁存控制器和操作数b数据锁存控制器的锁存结果接入四位加法器的四位操作数输入端，其中操作数a数据锁存控制器的锁存结果接入四位加法器的四位操作数输入a端，操作数b数据锁存控制器的锁存结果接入四位加法器的四位操作数输入b端，四位加法器对锁存的四位操作数a和四位操作数b进行四位二进制数加法运算，四位加法器的四位运算结果分别接入数值溢出判断器、数制规格化器和混合数制四位运算结果选通器的输入端，四位加法器的运算进位输出接入数制进位合成器的输入端，数值溢出判断器根据四位加法器的四位运算结果进行数值溢出判断输出十进制数BCD码溢出信号，十进制数BCD码溢出信号接入数制规格化器和数制进位合成器，数制规格化器根据十进制数BCD码溢出信号将四位加法器的四位运算结果通过十进制规格化操作转变成标准BCD码的数制规格化数，数制进位合成器根据数制控制信号对四位加法器的运算进位和十进制数BCD码溢出信号进行选通，数制进位合成器的输出作为本级混合加法器单元的进位输出接入相邻高位混合加法器单元中四位加法器中的进位输入端，数制规格化器输出的数制规格化数接入混合数制四位运算结果选通器和输入数据选通器的选择输入端，混合数制四位运算结果选通器在数制控制信号和执行周期计数控制信号的控制下对四位加法器的四位输出结果和数制规格化数进行选通输出本级混合加法器单元的四位运算结果，其中n为自然数。