[发明专利]基于标准单元的GALS异步封装电路无效
| 申请号： | 200910254417.X | 申请日： | 2009-12-21 |
| 公开（公告）号： | CN101776936A | 公开（公告）日： | 2010-07-14 |
| 发明（设计）人： | 刘帘曦;杨银堂;田喜贺;周端;朱樟明 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | G06F1/04 | 分类号： | G06F1/04 |
| 代理公司： | 陕西电子工业专利中心 61205 | 代理人： | 王品华;朱红星 |
| 地址： | 71007*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于标准单元的GALS异步封装电路，它包括写端口模块、读端口模块和时钟模块，其中写端口模块，采用标准逻辑门实现的四端口电路，分别与外部第一本地模块(G1)、读端口模块的应答信号端口和读端口的请求信号端口连接；读端口模块，采用标准逻辑门实现的四端口电路，分别与外部第二本地模块(G2)、写端口模块的请求信号端口和写端口模块的应答信号端口连接，同时与外部锁存器的触发端口连接；时钟模块，分别为第一本地模块(G1)和第二本地时钟模块(C2)第二本地模块(G2)提供工作时钟。具有采用标准单元设计，兼容于主流设计工具和单元库的优点，用于GALS通信模型当中实现数据的异步传送。 | ||
| 搜索关键词： | 基于 标准 单元 gals 异步 封装 电路 | ||
【主权项】：
一种基于标准单元的GALS异步封装电路，包括：写端口模块、读端口模块和时钟模块，其特征在于：写端口模块，采用标准逻辑门实现的四端口电路，并设为两级门延时，其中写端口和应答信号端口作为输入端口，请求信号端口和第一延展信号端口作为输出端口，该模块分别与外部第一本地模块(G1)、读端口模块的应答信号端口和读端口的请求信号端口连接；读端口模块，采用标准逻辑门实现的四端口电路，并设为两级门延时，其中读端口和请求信号端口作为输入端口，应答信号端口和第二延展信号端口作为输出端口，该模块分别与外部第二本地模块(G2)、写端口模块的请求信号端口和写端口模块的应答信号端口连接，同时该应答信号线接出到外部锁存器作为锁存器的触发信号；时钟模块，包括第一本地时钟模块(C1)和第二本地时钟模块(C2)，该第一本地时钟模块(C1)分别与写端口模块和外部第一本地模块(G1)连接，为第一本地模块(G1)提供工作时钟；该第二本地时钟模块(C2)分别与读端口和第二本地模块(G2)连接，为第二本地模块(G2)提供工作时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910254417.X/，转载请声明来源钻瓜专利网。
- 上一篇：大型容器及内部重型设备异步整合吊装方法及一种定位支架
- 下一篇：电梯开门机
