[发明专利]具有低静态泄漏的可编程信号路由系统

摘要

通过自动地迫使尽可能多的总线进入高阻抗状态，其中线的所有驱动器处于高阻抗输出状态，最小化经过总线访问多路复用器的输入端的寄生静态泄漏电流。从而切断经过总线访问多路复用器的寄生电流接收或电流传送泄漏路径。本方法在期望在静态时具有低静态电流泄漏的低功率FPGA中特别有用。

主权项

一种具有可配置互连结构的可编程逻辑器件(PLD)，该可配置互联结构包括长线总线，每个长线总线具有多个长线，每个长线延伸经过多个基本重复的片结构，其中该可配置互连结构的特征在于：(a)被连接以驱动每个长线的多个三态驱动器；(b)每个长线驱动三态驱动器具有耦合到驱动器的输入端的对应输入信号选择多路复用器；(c)每个输入信号选择多路复用器具有2n-1个可用输入端和n个选择定义端，所述选择定义端用于定义：如果存在的话，2n-1个可用输入端中的哪个将被用来将信号路由到对应的三态驱动器，其中n是大于1的整数，并且其中所有选择定义端处于相同逻辑状态的情况使得输入信号选择多路复用器不选择其可用输入端中的任何一个；以及(d)输入信号选择多路复用器的所有选择定义端处于相同逻辑状态的情况防止对应的长线驱动三态驱动器处于不同于高阻抗(Hi-Z)输出状态的信号输出状态。