[发明专利]计算机时钟电路

摘要

一种计算机时钟电路，包括第一、第二PLL、第一、第二分频器及时钟寄存器，第一PLL输出与外部时钟信号相位一致的脉冲信号，第一分频器对该脉冲信号进行分频，以输出CPU时钟信号给CPU；第一分频器将CPU时钟信号的频率反馈至第一PLL，CPU将其工作频率反馈至时钟寄存器，第一PLL通过比较CPU的工作频率与与CPU时钟信号的频率以调整脉冲信号的频率使CPU时钟信号的频率与CPU的工作频率保持一致；第二分频器输出一总线时钟信号，第二PLL、第二分频器及时钟寄存器调整总线时钟信号使其与数据总线的工作频率保持一致，原理与调整CPU时钟信号的原理相同。所述计算机时钟电路保证所述计算机的显卡芯片稳定工作。

主权项

一种计算机时钟电路，包括一第一锁相环电路、一第二锁相环电路、一第一分频器、一第二分频器及一时钟寄存器，所述第一、第二锁相环电路用于接收一外部时钟信号，并分别输出一与所述外部时钟信号相位一致的第一、第二脉冲信号，所述第一、第二分频器分别对所述第一、第二脉冲信号进行分频，以分别输出一CPU时钟信号及一总线时钟信号，所述CPU时钟信号用以控制一计算机的中央处理器的工作频率，所述总线时钟信号用以控制所述计算机的一数据总线的工作频率；所述第一分频器将所述CPU时钟信号的频率传送至所述第一锁相环电路中，所述中央处理器将其当前的工作频率反馈至所述时钟寄存器中，所述第一锁相环电路从所述时钟寄存器中读取所述中央处理器当前的工作频率后将其与所述CPU时钟信号的频率进行比较，并根据比较结果对所述第一脉冲信号的频率进行调整，以调整所述CPU时钟信号的频率，使所述CPU时钟信号的频率与所述中央处理器当前的工作频率保持一致；所述第二分频器将所述总线时钟信号的频率传送至所述第二锁相环电路中，所述数据总线将其当前的工作频率反馈至所述时钟寄存器中，所述第二锁相环电路从所述时钟寄存器中读取所述数据总线当前的工作频率后将其与所述总线时钟信号的频率进行比较，并根据比较结果对所述第二脉冲信号的频率进行调整，以调整所述总线时钟信号的频率，使所述总线时钟信号的频率与所述数据总线当前的工作频率保持一致。