[发明专利]时钟控制电路以及发送机有效
| 申请号： | 200980101081.1 | 申请日： | 2009-12-09 |
| 公开（公告）号： | CN101868948A | 公开（公告）日： | 2010-10-20 |
| 发明（设计）人： | 秋田浩伸 | 申请（专利权）人： | 哉英电子股份有限公司 |
| 主分类号： | H04L25/02 | 分类号： | H04L25/02;H04L7/04 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 黄纶伟 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 发送机(1)具有时钟生成部(4)、FIFO部(6)以及串行信号生成部(7)。时钟生成部(4)通过扩频来调制基准时钟(CKref)，生成调制度大的第1时钟(CK1)、和调制度小的第2时钟(CK2)。FIFO部(6)输入从时钟生成部(4)输出到数据生成部(2)并从该数据生成部(2)输出的第1时钟(CK1)、在数据生成部(2)中与第1时钟(CK1)同步输出的并行数据信号、以及从时钟生成部(4)输出的第2时钟(CK2)，使并行数据信号(Pdata)与第2时钟(CK2)同步进行输出。串行信号生成部(7)将并行数据信号(PRdata)转换为串行数据信号(Sdata)后进行输出。 | ||
| 搜索关键词： | 时钟 控制电路 以及 发送机 | ||
【主权项】：
一种时钟控制电路，其特征在于具有：时钟生成部，其通过对基准时钟的频率进行扩频来生成调制度大的第1时钟、和调制度比该第1时钟小的第2时钟，并输出所生成的所述第1时钟和所述第2时钟；以及FIFO部，其输入从所述时钟生成部输出到外部电路并从该外部电路输出的所述第1时钟、在所述外部电路中与所述第1时钟同步输出的并行数据信号、以及从所述时钟生成部输出的所述第2时钟，并将所述并行数据信号与所述第2时钟同步输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哉英电子股份有限公司，未经哉英电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980101081.1/，转载请声明来源钻瓜专利网。
- 上一篇：射频识别标签发放设备
- 下一篇：燃烧方法和系统
