[发明专利]双掩模自对准双图案化技术(SaDPT)工艺有效
| 申请号： | 200980104994.9 | 申请日： | 2009-01-22 |
| 公开（公告）号： | CN101971291A | 公开（公告）日： | 2011-02-09 |
| 发明（设计）人： | S·M·列扎·萨贾迪;李路明;安德鲁·R·罗马诺 | 申请（专利权）人： | 朗姆研究公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027 |
| 代理公司： | 上海胜康律师事务所 31263 | 代理人： | 周文强;李献忠 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种通过在无机掩模层上方形成有机掩模层、在该有机掩模层上方形成含硅掩模层、在该含硅掩模层上方形成图案化掩模层、通过该图案化掩模蚀刻该含硅掩模层、在该被蚀刻含硅掩模层上方沉积聚合物、在该聚合物上方沉积含硅薄膜、平坦化该含硅薄膜、有选择地去除该聚合物留下该含硅薄膜、蚀刻该有机层以及蚀刻该无机层在蚀刻层中提供特征的方法。 | ||
| 搜索关键词： | 双掩模 对准 图案 技术 sadpt 工艺 | ||
【主权项】：
一种用于在蚀刻层上方图案化特征的方法，包括：在无机掩模层上方形成有机掩模层；在该有机掩模层上方形成含硅掩模层；在该含硅掩模层上方形成图案化掩模层；通过该图案化光刻胶掩模蚀刻该含硅掩模层；在该被蚀刻含硅掩模层上方沉积聚合物；在该聚合物上方沉积含硅薄膜；平坦化该含硅薄膜；有选择地去除该聚合物留下该含硅薄膜；蚀刻该有机层；和蚀刻该无机层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于朗姆研究公司，未经朗姆研究公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980104994.9/，转载请声明来源钻瓜专利网。
- 上一篇：发酵床生态养猪中的发酵床技术
- 下一篇：一种防治水稻旱直播田杂草的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
