[发明专利]用于存储分配高速缓存缺失的错误恢复的存储缓冲器的利用有效
| 申请号： | 200980120007.4 | 申请日： | 2009-03-27 |
| 公开（公告）号： | CN102216898A | 公开（公告）日： | 2011-10-12 |
| 发明（设计）人： | 威廉·C·莫耶;库延·普 | 申请（专利权）人： | 飞思卡尔半导体公司 |
| 主分类号： | G06F5/00 | 分类号： | G06F5/00;G06F12/00;G06F11/08 |
| 代理公司： | 中原信达知识产权代理有限责任公司 11219 | 代理人： | 刘光明;穆德骏 |
| 地址： | 美国得*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 处理器(16)和高速缓存(40)经由系统互连(12)耦合到系统存储器(13)。耦合到高速缓存的第一缓冲电路(44)接收一个或多个数据字并将一个或多个数据字存储在一个或多个项(46)的每一个中。响应于无错误接收，第一项的一个或多个数据字被写入到高速缓存。耦合到高速缓存的第二缓冲电路(50)具有用于存储存储请求的一个或多个项。每一个项具有相关控制位(S)，确定从第一存储请求形成的项是否是将从第二缓冲电路写入到系统存储器的有效项。基于一个或多个数据字的无错误接收，基于错误确定，将相关控制位设置成无效第二缓冲电路中的项的值。 | ||
| 搜索关键词： | 用于 存储 分配 高速缓存 缺失 错误 恢复 缓冲器 利用 | ||
【主权项】：
一种数据处理系统，包括：处理器，所述处理器经由系统互连被耦合到系统存储器；高速缓存，所述高速缓存被耦合到所述处理器，所述高速缓存存储数据并具有第一数据端口以及用于接收控制信息的一个或多个控制输入；第一缓冲电路，所述第一缓冲电路被耦合到所述高速缓存，用于从所述系统互连接收一个或多个数据字，所述第一缓冲电路将所述一个或多个数据字存储在一个或多个项的每一个中，响应于来自所述系统互连的所述一个或多个数据字的无错误接收，所述一个或多个项中的第一项的所述一个或多个数据字被写入到所述高速缓存；第二缓冲电路，所述第二缓冲电路被耦合到所述高速缓存，所述第二缓冲电路具有用于存储存储请求的一个或多个项，每一个项具有相关控制位，所述相关控制位确定从第一存储请求形成的项是否是将从所述第二缓冲电路写入到所述系统存储器的有效项；以及控制电路，所述控制电路被耦合到所述高速缓存和第二缓冲电路，所述控制电路提供所述一个或多个数据字的无错误接收是否发生的错误确定，并且基于所述错误确定，来有选择地将所述相关控制位设置成无效所述第二缓冲电路中的项的值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司，未经飞思卡尔半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980120007.4/，转载请声明来源钻瓜专利网。
