[发明专利]在等离子处理室中检测去夹紧的电容耦合静电(CCE)探针装置及其方法有效
| 申请号： | 200980126811.3 | 申请日： | 2009-07-07 |
| 公开（公告）号： | CN102084474A | 公开（公告）日： | 2011-06-01 |
| 发明（设计）人： | 杰-保罗·布斯;道格拉斯·L·凯尔 | 申请（专利权）人： | 朗姆研究公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66;H01L21/3065;H01L21/205 |
| 代理公司： | 上海胜康律师事务所 31263 | 代理人： | 周文强;李献忠 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种识别等离子处理系统的处理室内的去夹紧事件的信号扰动特征的方法。该方法包括在该处理室内执行去夹紧步骤以从下部电极去除衬底，其中该去夹紧步骤包括生成能够提供电流以中和该衬底上的静电电荷的等离子。该方法还包括采用探针头以采集一组该去夹紧步骤期间的特征参数测量值。该探针头在该处理室的表面上，其中该表面非常接近衬底表面。该方法进一步包括将该组特征参数测量值与预定范围比较。如果该组特征参数测量值在该预定范围内，则该静电电荷被从该衬底去除并且检测到该去夹紧事件的信号扰动特征。 | ||
| 搜索关键词： | 等离子 处理 检测 夹紧 电容 耦合 静电 cce 探针 装置 及其 方法 | ||
【主权项】：
一种识别等离子处理系统的处理室内的去夹紧事件的信号扰动特征的方法，包括：在所述处理室内执行去夹紧步骤以从下部电极去除衬底，其中所述去夹紧步骤包括生成能够提供电流以中和所述衬底上的静电电荷的等离子；采用探针头以采集一组所述去夹紧步骤期间的特征参数测量值，所述探针头在所述处理室的表面上，其中所述表面非常接近衬底表面；以及将该组特征参数测量值与预定范围比较，如果该组特征参数测量值在所述预定范围内，则所述静电电荷被从所述衬底去除并且检测到所述去夹紧事件的信号扰动特征。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于朗姆研究公司，未经朗姆研究公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980126811.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
