[发明专利]数字锁相回路中的累积相位-数字转换有效
| 申请号： | 200980130269.9 | 申请日： | 2009-08-05 |
| 公开（公告）号： | CN102113217B | 公开（公告）日： | 2016-11-30 |
| 发明（设计）人： | 张刚 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H03L7/085 | 分类号： | H03L7/085 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 宋献涛 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示用于在数字锁相回路(DPLL)中将信号的累积相位转换成数字值的技术。在示范性实施例中，将信号耦合到将所述信号的频率除以除法器比率N的除以N模块。将所述被除信号输入到德耳塔相位‑数字转换器，所述德耳塔相位‑数字转换器测量所述被除信号的上升沿与参考信号的上升沿之间的相位差。组合累积除法器比率与所述测得的相位差以给出累积数字相位。本发明揭示用于使用西格玛‑德耳塔调制器来变化所述除法器比率N的进一步技术。 | ||
| 搜索关键词： | 数字 回路 中的 累积 相位 转换 | ||
【主权项】：
一种用于产生目标信号的累积相位的数字表示的方法，所述方法包含：将所述目标信号的频率除以除法器比率N以产生被除信号；将所述除法器比率N累积为累积整数相位；产生所述被除信号中的事件与参考信号中的对应事件之间的相位差的数字表示；以及组合所述累积整数相位与所述相位差的数字表示，以产生所述目标信号的所述累积相位的所述数字表示。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980130269.9/，转载请声明来源钻瓜专利网。
