[发明专利]抑制比特错误校验码方案有效
| 申请号： | 200980139251.5 | 申请日： | 2009-12-10 |
| 公开（公告）号： | CN102171658A | 公开（公告）日： | 2011-08-31 |
| 发明（设计）人： | R·阿加瓦尔;S·赫德尔斯顿;D·布热津斯基 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F11/07 | 分类号： | G06F11/07;G06F11/08;G06F11/10 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 刘瑜;王英 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在一个实施例中，一种方法提供了确定事件的发生和未发生中之一，所述发生和未发生中之一导致事件确定，以及处理具有事件比特的码，所述处理根据所述确定和所述码通过如下方式进行：确定所述事件比特是否对应于所述事件确定，以及如果所述事件比特不对应于所述事件确定，则编码所述码以产生对应于所述事件确定的抑制比特。 | ||
| 搜索关键词： | 抑制 比特 错误 校验码 方案 | ||
【主权项】：
一种用于抑制至少一个比特的装置，所述装置包括逻辑，所述逻辑用于：产生与要存储在共享存储器中的高速缓存行对应的ECC(错误校正码)，所述ECC具有事件比特；确定事件的发生和未发生中之一，以产生事件确定；根据所述事件比特和所述事件确定来处理所述ECC码；将处理后的ECC码和对应的高速缓存行存储于存储器中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980139251.5/，转载请声明来源钻瓜专利网。
- 上一篇：HCV NS3-NS4A蛋白酶抑制
- 下一篇：便携式照明设备
